| 主权项 |
1.一种具有一第一电极,一第二电极,以及一隔离该第一电极、该第二电极的介电结构的积体电路元件,其中该介电结构包括:一第一氮化矽层,其中该第一氮化矽层邻近于该第一电极;一间层氧化矽层,其中该间层氮化矽层介于该第一氮化矽层与该第二电极之间;以及一第二氮化矽层,其中该第二氮化矽层在该间层氧化矽层上方,且介于该第二氮化矽层与该第二电极之间。2.如申请专利范围第1项所述之元件,其中更包括:一介于该第一氮化矽层与该第一电极之间的较低之氧化矽层;以及一接触该第二电极之表层氧化矽。3.如申请专利范围第2项所述之元件,其中该第一电极有一含掺质之复晶矽表面与该介电结构接触,且该第二电极有一含掺质之复晶矽表面与该介电结构接触。4.如申请专利范围第2项所述之元件,其中:该第一电极包含有一含掺质之复晶矽表面;该较低之氧化层在该第一电极的该含掺质的复晶矽表面上;该第一氮化矽层在该较低之氧化层上;该间层氧化矽层在该第一氮化矽层上;以及该第二氮化矽层在该间层氧化矽层上。5.如申请专利范围第4项所述之元件,其中更包括:在第二氮化矽层上的第四层氧化矽;以及一第三氮化矽层,其中该第三氮化矽层与该第四层氧化矽以及该表层氧化矽均有接触。6.如申请专利范围第4项所述之元件,其中该第二氮化矽层接触该表层氧化矽。7.如申请专利范围第2项所述之元件,其中该较低之氧化矽层的厚度约5A。8.一种形成介电结构之方法,适用于一积体电路元件,包括下列步骤:提供一底材于一制程室中,其中该底材至少具有一第一电极,且该第一电极具有暴露在一制程环境下之表面;在该第一电极所暴露出之表面上形成一第一氮化矽层;藉由调整该制程室之该制程环境,中断该第一氮化矽层的形成;再次启动氮化矽的生成,以在该第一氮化矽的上方形成一第二氮化矽层;以及在该第二氮化矽层的上方形成一第二电极。9.如申请专利范围第8项所述之方法,其中在该第二氮化矽层的上方形成该第二电极的步骤中更包括:在该第一氮化矽层的上方形成一表层氧化矽。10.如申请专利范围第9项所述之方法,其中在中断形成该第一氮化矽层的步骤中,包括:调整该制程环境,将适合氮化矽生成的混合气体改成不适合氮化矽生成的气体以终止氮化矽的生成;以及在该第一氮化矽层的上方形成一氧化矽层,使得该第二氮化矽层形成在该氧化矽层上。11.如申请专利范围第9项所述之方法,其中在中断形成该第一氮化矽层的步骤中,包括在该第一氮化矽层上提供一层不同于氮化矽的介电材料。12.如申请专利范围第9项所述之方法,其中更包括下列步骤:在该第一电极上形成一较低之氧化矽层,且该第一氮化矽层与该较低之氧化矽层接触;在该第一氮化矽层上形成一间层氧化矽层;以及在该第二氮化矽层上形成一较高之氧化矽层,且该第二电极与该较高之氧化矽层接触。13.如申请专利范围第12项所述之方法,其中该较低之氧化矽层与该间层氧化矽层的形成系利用在NH3环境下将该底材加热。14.如申请专利范围第12项所述之方法,其中该较低之氧化矽层的形成是利用比该第一氮化矽层形成时更高的温度。15.如申请专利范围第12项所述之方法,其中该第一氮化矽层是利用底材在NH3及SiH2Cl2的环境下加热所形成。16.如申请专利范围第15项所述之方法,其中该第一氮化矽层是在约670℃的温度下形成。17.如申请专利范围第12项所述之方法,其中该较低之氧化矽层是在约800℃的温度下形成。18.如申请专利范围第16项所述之方法,其中该较低之氧化矽层是在约800℃的温度下形成。图示简单说明:第一图显示一具有ONO介电层的电容器,以及存在于介电层的缺陷结构。第二图显示依本发明一较佳实施例形成一具有ONONO介电层的电容器,以及存在于这种介电层的缺陷结构。第三图显示一个用来生成氧化矽与氮化矽层的热炉管。第四图显示一系列可能用来形成ONONO介电结构的制程步骤。第五图显示一系列可能用来形成ONONONO介电结构的制程步骤。第六图显示一个根据第五图揭露的方法所形的ONONONO介电结构。第七图与第八图显示其他可能用来形成ONONO介电结构的方法。第九图图示依本发明一较佳实施例所形成的ONONO介电结构达成对崩溃电压的改善。 |
