| 主权项 |
1.一种金氧半场效电晶体(MOSFET)装置,其包括:经掺杂之半导体基材,具有于其中形成之反掺杂井,具有一对在该井中形成之隔离区域,具有于该井上方形成之闸极氧化物层,一个被闸电极所界定之FET装置,该闸电极系于该闸极氧化物层上方形成,其中源极与汲极区域系自动对准该闸电极并在该井中形成,于该闸极氧化物层上方形成之闸电极系与该源极及汲极区域对准,该闸电极包含堆叠层,如下:经掺杂之多晶矽层系于该闸极氧化物层上形成,氮化钨掺杂物障壁层系于该多晶矽层上形成,及矽化钨层系于该掺杂物障壁层上形成。2.根据申请专利范围第1项之装置,其中垂直侧壁系邻近该多晶矽、掺杂物障壁及矽化钨层而形成。3.根据申请专利范围第1项之装置,其中垂直侧壁系邻近该多晶矽、掺杂物障壁及矽化钨层而形成,氮化矽封端层系于该堆叠上方,在该矽化钨层之表面上形成,及氮化矽填隙物系邻近该堆叠并包含该封端层而形成。4.根据申请专利范围第1项之装置,其中垂直侧壁系邻近该多晶矽、掺杂物障壁及矽化钨层而形成,及稍微经掺杂之源极/汲极延伸区域,系邻近该源极/汲极区域在该井中形成,位于该延伸区域下方具有该FET装置之通道介于其间。5.根据申请专利范围第1项之装置,其中垂直侧壁系邻近该多晶矽、掺杂物障壁及矽化钨层而形成,稍微经掺杂之源极/汲极延伸区域,系邻近该源极/汲极区域在该井中形成,位于该延伸区域下方具有该FET装置之通道介于其间,垂直侧壁系邻近该多晶矽、掺杂物障壁及矽化钨层而形成,氮化矽封端层系于该堆叠上方,在矽化钨层之表面上形成,及氮化矽填隙物系邻近该堆叠并包含该封端层而形成。6.一种MOSFET装置,其包括P-掺杂之半导体基材,具有于其中形成之N-井,具有一对在该N-井中形成之隔离区域,具有于该N-井上方形成之闸极氧化物层,一个被闸电极所界定之FET,该闸电极系于该闸极氧化物层上方形成,其中源极与汲极区域系自动对准该闸电极并在该井中形成,于该闸极氧化物层上方形成之闸电极系与该源极及汲极区域对准,该闸电极包含堆叠层,如下:经掺杂之多晶矽层系于该闸极氧化物层上形成,氮化钨掺杂物障壁层系于该多晶矽层上形成,及矽化钨层系于该氮化钨层上形成。7.根据申请专利范围第6项之装置,其中垂直侧壁系邻近该多晶矽、氮化钨及矽化钨层而形成。8.根据申请专利范围第6项之装置,其中垂直侧壁系邻近该多晶矽、氮化钨及矽化钨层而形成,氮化矽封端层系于该堆叠上方,在该矽化钨层之表面上形成,及氮化矽填隙物系邻近该堆叠并包含该封端层而形成。9.根据申请专利范围第6项之装置,其中垂直侧壁系邻近该多晶矽、氮化钨及矽化钨层而形成,及稍微经掺杂之源极/汲极延伸区域,系邻近该源极/汲极区域在该N-井中形成,位于该延伸区域下方具有该FET装置之通道介于其间。10.根据申请专利范围第6项之装置,其中垂直侧壁系邻近该多晶矽、氮化钨及矽化钨层而形成。稍微经掺杂之源极/汲极延伸区域,系邻近该源极/汲极区域在该N-井中形成,位于该延伸区域下方具有该FET装置之通道介于其间,垂直侧壁系邻近该多晶矽、氮化钨及矽化钨层而形成,氮化矽封端层系于该堆叠上方,在矽化钨层之表面上形成,及氮化矽填隙物系邻近该堆叠并包含该封端层而形成。11.一种MOSFET装置,其包括经掺杂之半导体基材,具有于其中形成之反掺杂井,具有一对在该井中形成之隔离区域,具有于该井上方形成之闸极氧化物层,一个被闸电极所界定之FET,该闸电极系于该闸极氧化物层上方形成,其中源极与汲极区域系自动对准该闸电极并在该井中形成,于该闸极氧化物层上方形成之闸电极系与该源极及汲极区域对准,该闸电极包含堆叠层,如下:经掺杂之多晶矽层系于该闸极氧化物层上形成,其具有约50毫微米至约250毫微米之厚度,氮化钨掺杂物障壁层系于该多晶矽层上形成,其具有约5毫微米至约10毫微米之厚度,及矽化钨层系于该氮化钨层上形成,其具有约50毫微米至约250毫微米之厚度。12.根据申请专利范围第11项之装置,其中垂直侧壁系邻近该多晶矽、氮化钨及矽化钨层而形成。13.根据申请专利范围第11项之装置,其中垂直侧壁系邻近该多晶矽、氮化钨及矽化钨层而形成,氮化矽封端层系于该堆叠上方,在该矽化钨层之表面上形成,及氮化矽填隙物系邻近该堆叠并包含该封端层而形成。14.根据申请专利范围第11项之装置,其中垂直侧壁系邻近该多晶矽、氮化钨及矽化钨层而形成,及稍微经掺杂之源极/汲极延伸区域,系邻近该源极/汲极区域在该井中形成,位于该延伸区域下方具有该FET装置之通道介于其间。15.根据申请专利范围第11项之装置,其中垂直侧壁系邻近该多晶矽、氮化钨及矽化钨层而形成,稍微经掺杂之源极/汲极延伸区域,系邻近该源极/汲极区域在该井中形成,位于该延伸区域下方具有该FET装置之通道介于其间,垂直侧壁系邻近该多晶矽、氮化钨及矽化钨层而形成,氮化矽封端层系于该堆叠上方,在矽化钨层之表面上形成,及氮化矽填隙物系邻近该堆叠并包含该封端层而形成。16.一种MOSFET装置,其包括P-掺杂之半导体基材,具有于其中形成之N-井,具有一对在该N-井中形成之隔离区域,具有于该N-井上方形成之闸极氧化物层,一个被闸电极所界定之FET,该闸电极系于该闸极氧化物层上方形成,其中源极与汲极区域系自动对准该闸电极并在该井中形成,于该闸极氧化物层上方形成之闸电极系与该源极及汲极区域对准,该闸电极包含堆叠层,如下:经掺杂之多晶矽层系于该闸极氧化物层上形成,其具有约50毫微米至约250毫微米之厚度,氮化钨掺杂物障壁层系于该多晶矽层上形成,其具有约5毫微米至约10毫微米之厚度,及矽化钨层系于该氮化钨层上形成,其具有约50毫微米至约250毫微米之厚度。17.根据申请专利范围第16项之装置,其中垂直侧壁系邻近该多晶矽、氮化钨及矽化钨层而形成18.根据申请专利范围第16项之装置,其中垂直侧壁系邻近该多晶矽、氮化钨及矽化钨层而形成,氮化矽封端层系于该堆叠上方,在矽化钨层之表面上形成,及氮化矽填隙物系邻近该堆叠并包含该封端层而形成。19.根据申请专利范围第16项之装置,其中垂直侧壁系邻近该多晶矽、氮化钨及矽化钨层而形成,及稍微经掺杂之源极/汲极延伸区域,系邻近该源极/汲极区域在该N-井中形成,位于该延伸区域下方具有该FET装置之通道介于其间。20.根据申请专利范围第16项之装置,其中垂直侧壁系邻近该多晶矽、氮化钨及矽化钨层而形成,稍微经掺杂之源极/汲极延伸区域,系邻近该源极/汲极区域在该N-井中形成,位于该延伸区域下方具有该FET装置之通道介于其间,垂直侧壁系邻近该多晶矽、氮化钨及矽化钨层而形成,氮化矽封端层系于该堆叠上方,在矽化钨层之表面上形成,及氮化矽填隙物系邻近该堆叠并包含该封端层而形成。21.一种在P-掺杂之半导体基材上制造MOSFET装置之方法,其包括于其中形成N-井,在该N-井中形成一对隔离区域,在该N-井上方形成闸极氧化物层,在该闸极氧化物层上方形成闸电极,该闸电极包含闸极层之堆叠,如下:在该闸极氧化物层上形成经掺杂之多晶矽层,在该多晶矽层上形成掺杂物障壁层,及在该掺杂物障壁层上形成矽化钨层,使该闸极层之堆叠形成图样,而成为具有图样之闸极,及在与该具有图样之控制闸极自动对准之N-井内,形成源极及汲极区域。22.根据申请专利范围第21项之方法,其包括在邻近该多晶矽、掺杂物障壁及矽化钨层处形成垂直侧壁。23.根据申请专利范围第21项之方法,其包括在邻近该多晶矽、掺杂物障壁及矽化钨层处形成垂直侧壁,在该堆叠上方,于矽化钨层之表面上形成氮化矽封端层,及在邻近该堆叠并包含该封端层处形成氮化矽填隙物。24.根据申请专利范围第21项之方法,其包括在邻近该多晶矽、掺杂物障壁及矽化钨层处形成垂直侧壁,及在邻近该源极/汲极区域,于该N-井中形成稍微经掺杂之源极/汲极延伸区域,位于该延伸区域下方具有该FET装置之通道介于其间。25.根据申请专利范围第21项之方法,其包括在邻近该多晶矽、掺杂物障壁及矽化钨层处形成垂直侧壁,在邻近该源极/汲极区域,于该N-井中形成稍微经掺杂之源极/汲极延伸区域,位于该延伸区域下方具有该FET装置之通道介于其间,在邻近该多晶矽、掺杂物障壁及矽化钨层处形成垂直侧壁,在该堆叠上方,于矽化钨层之表面上形成氮化矽封端层,及在邻近该堆叠并包含该封端层处形成氮化矽填隙物。26.一种制造MOSFET装置之方法,其包括:形成经掺杂之半导体基材,具有于其中形成之反掺杂井,具有一对在该井中形成之隔离区域,具有于该井上方形成之闸极氧化物层,一个被闸电极所界定之FET,该闸电极系于该闸极氧化物层上方形成,其中源极与汲极区域系自动对准该闸电极并在该井中形成,于该闸极氧化物层上方形成之控制闸电极系与该源极及汲极区域对准,使该闸电极形成闸极之堆叠,如下:在该闸极氧化物层上形成多晶矽层,其具有约50毫微米至约250毫微米之厚度,该多晶矽层系以掺杂物掺杂,在该多晶矽层上形成氮化钨掺杂物障壁层,其具有约5毫微米至约10毫微米之厚度,在该氮化钨层上形成矽化钨层,其具有约50毫微米至约250毫微米之厚度,使该闸极层之堆叠形成图样,而成为具有图样之闸极,及在该N-井中形成源极与汲极区域,而与该具有图样之闸极自动对准。27.根据申请专利范围第26项之方法,其包括在邻近该多晶矽、氮化钨及矽化钨层处形成垂直侧壁。28.根据申请专利范围第26项之方法,其包括在邻近该多晶矽、氮化钨及矽化钨层处形成垂直侧壁,在该堆叠上方,于矽化钨层之表面上形成氮化矽封端层,及在邻近该堆叠并包含该封端层处形成氮化矽填隙物。29.根据申请专利范围第26项之方法,其包括在邻近该多晶矽、氮化钨及矽化钨层处形成垂直侧壁,及在邻近该源极/汲极区域,于该N-井中形成稍微经掺杂之源极/汲极延伸区域,位于该延伸区域下方具有该FET装置之通道介于其间。30.根据申请专利范围第26项之方法,其包括在邻近该多晶矽、氮化钨及矽化钨之层处形成垂直侧壁,在邻近该源极/汲极区域,于该N-井中形成稍微经掺杂之源极/汲极延伸区域,位于该延伸区域下方具有该FET装置之通道介于其间,在邻近该多晶矽、氮化钨及矽化钨层处形成垂直侧壁,在该堆叠上方,于矽化钨层之表面上形成氮化矽封端层,及在邻近该堆叠并包含该封端层处形成氮化矽填隙物。图示简单说明:第一-十三图系说明在根据本发明之制造方法中用以制造MOSFET装置之一系列步骤。第十四图显示根据本发明形成闸电极堆叠方法之流程图。第十五图显示根据本发明形成闸电极堆叠之替代方法之流程图。第十六图显示根据本发明在CVD工具中形成闸电极堆叠之整体制程之流程图。第十七图显示根据本发明在CVD工具中形成闸电极堆叠之另一整体制程之流程图。第十八图显示磷于W2N(氮化钨)障壁存在下之分布形态图表。第十九图显示硼于W2N(氮化钨)障壁存在下之分布形态图表。第二十图显示回火程序结束时闸极氧化物之金属污染之图表,其系说明铝、铜及钛穿透经过未具有W2N扩散障壁之堆叠中以WSi、多晶矽、闸极氧化物及矽基材为顺序之诸层之浓度。第二一图显示先前技艺中所实施而于W2N(氮化钨)障壁不存在下之SIMS砷分布形态之图表。特定言之,第二一图为砷扩散经过未具有氮化钨(W2N)障壁之多矽化物结构之图表。 |
