| 主权项 |
1.一种形成梯形接触窗的方法,该制程步骤包括:(a)提供一半导体基底,该基底上已形成有一介电层与一第一多晶矽层,且该第一多晶矽层位于该介电层之上;(b)在该第一多晶矽层内蚀刻一接触窗至暴露该介电层,以形成一第一多晶矽侧间隙壁;(c)利用该第一多晶矽侧间隙壁做为罩幕,蚀刻该介电层达一深度,且不使该半导体基底暴露;(d)沈积一第二多晶矽层在该接触窗;(e)蚀刻该第二多晶矽层至暴露该介电层,以形成一第二多晶矽侧间隙壁;以及(f)利用该第二多晶矽侧间隙壁做为罩幕,蚀刻该介电层以暴露该半导体基底。2.如申请专利范围第1项所述之方法,其中该第一、该第二多晶矽层及该介电层所使用之该蚀刻过程系非等向蚀刻技术。3.如申请专利范围第1项所述之方法,其更包括一沈积及蚀刻一第三多晶矽层及形成一第三多晶矽侧间隙壁的步骤。4.如申请专利范围第3项所述之方法,其更包括一沈积及蚀刻一第四多晶矽层及形成一第四多晶矽侧间隙壁的步骤。5.如申请专利范围第1项所述之方法,其中该半导体基底系一矽基底。6.如申请专利范围第1项所述之方法,其中该介电层系一氧化层。7.如申请专利范围第1项所述之方法,其更包括一在蚀刻该第一及该第二多晶矽层之前,沈积及定义一光阻层之图案的步骤。8.如申请专利范围第1项所述之方法,其中该第一及该第二多晶矽侧间隙壁基本上系覆盖该接触窗侧壁之介电材料。9.如申请专利范围第1项所述之方法,其制程中加入将多晶矽沈积于该接触窗内之最后步骤。10.一种形成梯形接触窗插塞的方法,该制程步骤包括:(a)提供一半导体基底;(b)在该半导体基底上形成一氧化层;(c)在该氧化层上沈积一第一多晶矽层;(d)沈积一第一光阻层于该第一多晶矽层上,并且定义该第一光阻层之图案;(e)非等向蚀刻一接触窗于该第一多晶矽层,并且暴露该氧化层之第一区域在该接触窗的底端,让一第一多晶矽侧间隙壁基本上覆盖该接触窗之侧壁;(f)使用第一多晶矽侧间隙壁做为罩幕,非等向蚀刻暴露在该接触窗底端的该氧化层之第一区域,使其蚀刻至一不超过该氧化层总宽度之深度;(g)沈积一第二多晶矽层于该接触窗内;(h)沈积一第二光阻层于该第二多晶矽层上,并且定义该第二光阻层之图案;(i)非等向蚀刻该第二多晶矽层以暴露在该接触窗底端的该氧化层之第二区域,并让第二多晶矽侧间隙壁基本上覆盖该接触窗侧壁,暴露的该氧化层之第二区域面积较暴露的该氧化层之第一区域面积为小;(j)利用该第二多晶矽侧间隙壁做为罩幕,非等向蚀刻暴露的该氧化层之第二区域,以暴露底层之该半导体基底;(k)在该接触窗内沈积多晶矽。11.如申请专利范围第10项所述之方法,其中该半导体基底系一矽基底。12.如申请专利范围第10项所述之方法,其中沈积至该接触窗之该多晶矽系一经掺杂之多晶矽。13.如申请专利范围第10项所述之方法,其更包括一沈积及蚀刻一第三多晶矽层以及形成一第三多晶矽侧间隙壁的步骤。14.如申请专利范围第10项所述之方法,其更包括一沈积及蚀刻一第四多晶矽层以及形成一第四多晶矽侧间隙壁的步骤。15.如申请专利范围第10项所述之方法,其更包括一在沈积该第二多晶矽层之前删除该第一光阻层,以及一在沈积该多晶矽于该接触窗之前删除该第二光阻层的步骤。16.一种形成于介电层之梯形多晶矽接触插塞,其包括一插塞主体及至少一个以上之多晶矽侧间隙壁,该些侧间隙壁环绕于该插塞主体的顶端或接近顶端。17.如申请专利范围第16项所述之梯形多晶矽接触插塞,其至少包含二个以上之多晶矽侧间隙壁环绕于该插塞主体的顶端或接近顶端。18.如申请专利范围第16项所述之梯形多晶矽接触插塞,其中该插塞主体系一经掺杂之多晶矽。19.如申请专利范围第16项所述之梯形多晶矽接触插塞,其中该介电层系沈积于一半导体上之氧化层。20.如申请专利范围第16项所述之梯形多晶矽接触插塞,其中该介电层系沈积于一矽基底上之氧化层。图示简单说明:第一图系本发明元件之一放大剖面图,其形成一氧化层,一多晶矽层,以及一经定义图案之光阻层于矽基底的顶端。第二图系本发明元件之一放大剖面图,其形成一氧化层及一经定义图案之多晶矽层于矽基底的顶端。第三图系本发明元件之一放大剖面图,其形成一氧化层及一多晶矽层于矽基底以及接触窗的顶端。第四图系本发明元件第三图之一放大剖面图,其沈积第二多晶矽层于接触窗内。第五图系本发明元件第四图之一放大剖面图,其非等向蚀刻第二多晶矽层以使得氧化物表面暴露。第六图系本发明元件第五图之一放大剖面图,其非等向蚀刻氧化层。第七图系本发明元件第六图之一放大剖面图,其沈积第三多晶矽层于接触窗内。第八图系本发明元件第七图之一放大剖面图,其非等向蚀刻第三多晶矽层以形成第二多晶矽侧间隙壁。第九图系本发明元件第八图之一放大剖面图,其非等向蚀刻氧化层以暴露矽基底。第十图系本发明元件第九图之一放大剖面图,其沈积多晶矽于接触窗内。第十一图系本发明元件第十图之一放大剖面图,其形成多晶矽插塞于接触窗内。 |
