| 主权项 |
1.一种产生垂直同步讯号之装置,其特征在于至少包括:一计数装置,用来接收一第一输入讯号、系统时钟与系统时钟脉冲之计算数字,并产生9位元计数讯号;一第一比较装置,用来接收该9位元计数讯号,与一上限数字比较,并产生一输出讯号;一第二比较装置,用来接收该9位元计数讯号,与一下限数字比较,并产生一输出讯号;一回馈装置,用来接收该第一输入讯号、该第一比较装置之该输出讯号与该第二比较装置之该输出讯号,并产生一回馈讯号以防止该计数装置旋转输出;以及一控制装置,用来接收该9位元计数讯号之MSB、系统时钟脉冲与第二输入讯号,并在计数装置自该上限数字倒退计数时该MSB为低逻辑値情况下,产生一垂直同步讯号。2.如申请专利范围第1项之产生垂直同步讯号之装置,其中视频讯号之数位程度高于32时,该第一输入讯号为一高逻辑値,否则,即为一低逻辑値。3.如申请专利范围第1项之产生垂直同步讯号之装置,其中该第一输入讯号自该上限数倒退计数系统时钟脉冲256时,该垂直同步讯号之一起点可自低逻辑値之一宽幅指认出来。4.如申请专利范围第1项之产生垂直同步讯号之装置,其中该第一比较装置比较该9位元计数讯号与数位化511之该上限数。5.如申请专利范围第1项之产生垂直同步讯号之装置,其中该第二比较装置比较该9位元计数讯号与数位化0之该下限数。6.如申请专利范围第1项之产生垂直同步讯号之装置,其中该计数装置系一上/下计数装置,于该第一输入讯号具有一高逻辑値时,往前计数,或于该输入讯号具有一低逻辑値时,倒退计数。7.如申请专利范围第1项之产生垂直同步讯号之装置,其中该比较装置于该回馈讯号为一高逻辑値时开始计数,而该回馈讯号为一低逻辑値时停止计数。8.如申请专利范围第6项之产生垂直同步讯号之装置,其中该计数装置为一9位元上/下计数器至少包括具有一输入端子、一时钟脉冲端、一复位端子与一输出端子之多重复位正反器、以及包括一多重专属OR闸电路、一多重AND闸电路、一多重OR闸电路与一多重专属NOR闸电路。9.如申请专利范围第1项之产生垂直同步讯号之装置,其中该回馈装置至少包括:一第一AND闸电路,接收该第一比较装置之该输出与该第一输入讯号;一第二AND闸电路,接收该第一输入讯号之一反转讯号与该第二比较装置之该输出;以及一NOR闸电路,接收该二AND闸电路之输出,并产生该回馈讯号。10.如申请专利范围第1项之产生垂直同步讯号之装置,其中若该计数装置到达该上限数,即开始倒退计数,而若该计数装置到达该下限数,则开始往前计数。11.如申请专利范围第1项之产生垂直同步讯号之装置,其中该控制装置至少包括:一垂直同步讯号输出装置,用来接收该9位元计数讯号之该MSB,且若该计数装置自该上限数倒退计数该时钟脉冲时该9位元计数讯号之MSB为一低逻辑値,即产生该垂直同步讯号之一高逻辑値;一第二计数装置,用来接收一垂直同步讯号输出装置之输出与该第二输入讯号,并在该垂直同步讯号输出装置之输出为一高逻辑値时,予以计数而与该第二输入讯号同步;一第三比较装置,用来接收该第二计数装置之一输出与一导出垂直同步讯号最终値之4位元输入数据,将其比较,并产生一高或低逻辑値;以及一复位装置,用来接收该第三比较装置之该输出,且使该垂直同步讯号输出装置复位。12.如申请专利范围第11项之产生垂直同步讯号之装置,其中该垂直同步讯号输出装置为一复位正反器,具有一连接于电压之输入端子、一接收该MSB之反转输出之时钟脉冲端子与一连接于该复位装置输出端之复位端子。13.如申请专利范围第11项之产生垂直同步讯号之装置,其中该第二计数装置至少包括:一第一AND闸电路,用来接收一垂直同步讯号之该输出装置之该输出与该复位讯号;以及一4位元以上计算器,具有一时钟脉冲端子,用来接收该第二输入讯号,与一复位端子,用来接收该第一AND闸电路之一输出。14.如申请专利范围第11项之产生垂直同步讯号之装置,其中该4位元以上计数器至少包括:一第一复位正反器,具有一输入端子,用来接收该第一复位正反器输出之反转讯号,一时钟脉冲端子,用来接收该时钟脉冲,一复位端子,用来连接该复位讯号,以及一输出端子,用来产生一第一输出讯号;一第一互斥OR闸电路,用来接收一第二复位正反器输出之反转讯号与该第一复位正反器输出之反转讯号;一第二复位正反器,具有一用来接收该系统时钟脉冲之时钟脉冲端子、一用来连接该复位讯号之复位端、一用来接收该第一互斥OR闸电路输出之输入端子以及一用来产生第二输出讯号之输出端子;一第一NAND闸电路,具有二输入端子,用来接收该第一复位正反器之反转输出之反转讯号与该第二复位正反器之反转输出之反转讯号;一第二互斥OR闸电路,用来接收第三复位正反器输出之反转讯号与该第一NAND闸电路之输出;一第三复位正反器,具有一用来接收系统时钟脉冲之时钟脉冲端子、一用来连接该复位讯号之复位端子、一用来接收该第二互斥OR闸电路之输出之输入端子与一用来产生一第三输出讯号之输出端子;一第二NAND闸电路,具有三输入端子,用来接收该第三复位正反器之反转输出之反转讯号、该第二复位正反器之反转输出之反转讯号以及该第一复位正反器之反转输出之一反转讯号;一第三互斥OR闸电路,用来接收该第二NAND闸电路之一输出与一第四复位正反器之反转输出之反转讯号;以及一第四复位正反器,具有一用来接收系统时钟脉冲之时钟脉冲端子、一用来连接该复位讯号之复位端子、一用来接收该第三互斥OR闸电路之一输出以及一用来产生一第四输出讯号之输出端子。15.如申请专利范围第11项之产生垂直同步讯号之装置,其中该第三比较装置比较第二计数装置之该输出与该4位元数据,于此二者相同时,产生一高逻辑値,且不相同时产生一低逻辑値。16.如申请专利范围第11项之产生垂直同步讯号之装置,其中该复位装置至少包括:一复位正反器,具有一用来连接该第三比较装置之一输出之输入端子、一用来接该系统时钟脉冲之时钟脉冲端子与一用来连接该复位讯号之复位端子;以及一AND闸电路,用来接收该复位正反器之输出之反转讯号与该复位讯号,并产生一高或低逻辑値。17.如申请专利范围第12项之产生垂直同步讯号之装置,其中该垂直同步讯号之输出装置进一步至少包括:一用来接收该MSB之反转讯号之输入端子、一用来接收该系统时钟脉冲之时钟脉冲端子与及一用来产生一与该系统时钟脉冲同步之瑕疵已消除信号之输出端子。图示简单说明:第一图系本发明一较佳实施例之一垂直同步讯号产生装置方块图;第二A与二B图系本发明一较佳实施例中一垂直同步讯号产生装置之9位元上下计数器电路图;第三图系本发明一较佳实施例中一垂直同步讯号产生装置之控制装置电路图;第四图系本发明一较佳实施例中控制装置之4位元上计数器电路图;第五图系本发明一较佳实施例中一第一输讯号(FSS)、一第二输入讯号(FH2)与一水平视频线间关系之时序图;以及第六图系一第一输入讯号(FSS)、一第二输入讯号(HF2)与一垂直同步讯号(VS)间关系之时序图。 |
