| 主权项 |
1.一种积体电路之埋藏接触窗的制造方法,系在半导体基板之中形成浅渠沟,在浅渠沟之中填入二氧化矽材料,作为积体电路的绝缘层,并在表面覆盖一层闸氧化层与分离复晶矽层,该闸氧化层复盖在在该半导体基板的表面,该分离复晶矽层覆盖在整个积体电路的表面,在半导体基板的表面形成埋藏接触窗的制造方法,系包括下列步骤:a.在表面定义光阻层,去除一部份的该闸氧化层、该分离复晶矽层与该二氧化矽材料,定义出积体电路的埋藏接触窗,在该二氧化矽材料形成一凹入的浅沟作为埋藏接触窗;b.进行均向性蚀刻,将在埋藏接触窗两侧的该光阻层向两边蚀刻,行成一个具有较大窗口的光阻层;c.进行大角度离子布植,对埋藏接触窗区域进行离子布植,在半导体基板之中形成搀杂区;d.沉积一层复晶矽层,覆盖在积体电路的表面,做为闸极的复晶矽层;e.沉积一层金属矽化物层,覆盖在该复晶矽层的表面,做为闸极的金属矽化物层;f.去除一部份的该闸氧化层、该分离复晶矽层、该复晶矽层与该金属矽化物层,定义出积体电路的闸极。2.如申请专利范围第1项所述积体电路之埋藏接触窗的制造方法,其中所述闸氧化层的厚度系介于40到150埃之间。3.如申请专利范围第1项所述积体电路之埋藏接触窗的制造方法,其中所述分离复晶矽层的厚度系介于300到1000埃之间。4.如申请专利范围第1项所述积体电路之埋藏接触窗的制造方法,步骤a所述在二氧化矽层形成凹沟的深度系介于500到2000埃之间。5.如申请专利范围第1项所述积体电路之埋藏接触窗的制造方法,步骤b所述对光阻层的均向性蚀刻方法,系使用氧气电浆蚀刻方法。6.如申请专利范围第1项所述积体电路之埋藏接触窗的制造方法,步骤b所述对光阻层的蚀刻,在光阻层窗口增加的宽度系介于300到1000埃之间。7.如申请专利范围第1项所述积体电路之埋藏接触窗的制造方法,步骤c所述对半导体基板进行大角度离子布植,离子布植的角度系介于7到45度之间。8.如申请专利范围第1项所述积体电路之埋藏接触窗的制造方法,步骤c所述对半导体基板进行大角度离子布植,离子布植能量强度系介于30到80KeV之间。9.如申请专利范围第1项所述积体电路之埋藏接触窗的制造方法,步骤c所述对半导体基板进行大角度离子布植,离子布植剂量系介于1E14到3E15离子/平方公分之间。10.如申请专利范围第1项所述积体电路之埋藏接触窗的制造方法,步骤d所述复晶矽层的沉积方法系为低压化学气相沉积法。11.如申请专利范围第1项所述积体电路之埋藏接触窗的制造方法,步骤d所述复晶矽层的厚度系介于500到1500埃之间。12.如申请专利范围第1项所述积体电路之埋藏接触窗的制造方法,步骤e所述金属矽化物层的沉积方法系为溅镀技术,形成矽化钨材料。13.如申请专利范围第1项所述积体电路之埋藏接触窗的制造方法,步骤e所述金属矽化物层的沉积方法系为低压化学气相沉积法,形成矽化钨材料。14.如申请专利范围第1项所述积体电路之埋藏接触窗的制造方法,步骤e所述金属矽化物层的厚度系介于750到1500埃之间。图示简单说明:第一图为习知方法中已完成浅渠沟绝缘、闸氧化层及分离复晶矽层后之剖面示意图。第二图为习知方法中已去除一部份的分离复晶矽层及闸氧化层,在半导体基板之中形成搀杂区与形成埋窗区域后之剖面示意图。第三图为习知方法中在表面依序形成复晶矽层及矽化钨层后之剖面示意图。第四图为习知方法中形成场效电晶体的闸极结构与局部连线,完成掩埋接触窗后之剖面示意图。第五图为本发明实施例于形成光阻窗口后之剖面示意图。第六图为本发明实施例于完成复晶矽、闸氧化层及浅渠沟二氧化矽材料蚀刻后之剖面示意图。第七图为本发明实施例于完成光阻蚀刻,并形成埋窗区域离子布植后之剖面示意图。第八图为本发明实施例于形成复晶矽及矽化钨,并完成光阻窗口定义闸极结构与局部连线后之剖面示意图。第九图为本发明实施例于完成闸极结构与局部连线后之剖面示意图。 |
