| 主权项 |
1.一种动态随机存取记忆体(DRAM)单胞之安排,其特征为:各包含储存电容器及选择电晶体之多个记忆体单胞系配置在半导体基板(1)之主区域(2)中,选择电晶体安排在储存电容器上方,安排成行及列之沟槽(6)配置在主区域(2)中,储存电容器制作在沟槽(6)中,与沟槽(6)在半导体基板(1)中相邻之掺杂区域(7)形成电容器极板,电容器介(8)被安排在沟槽壁,储存节点(9,11)被安排在沟槽(6),每2个沿列邻近之沟槽(6)形成沟槽对,沟槽对被主区域(2)中之绝缘构造(12,13)围绕,半导体岛(14)在每一情况中被安排在沟槽对的相邻沟槽(6)之间的主区域(2)中,沿相邻列之半导体岛(14)被安排成互相偏移;选择电晶体各在半导电岛(14)的一个侧腹上制成垂直式MOS电晶体,选择电晶体的闸极介质(17)及闸极电极(18)被安排在侧腹上,储存电容器的储存节点(9,11)和半导体岛(14)的侧腹相邻,闸极电极连接于字线(18),选择电晶体的源极/汲极区域(14b)之一连接于位元线(21)。2.如申请专利范围第1项之记忆体单胞之安排,其中设置字线沟槽(16),其横向于各列而延伸且与半导体岛(14)的侧腹相邻,半导体岛(14)安排在相邻之列及在字线沟槽(16)之对面之侧腹上与同一字线沟槽(16)相邻,二条字线(28)各被安排在字线沟槽(16)之互为相对之侧腹上,此二条字线(28)被配置于各字线沟槽中。3.如申请专利范围第1或2项之记忆体单胞之安排,其中半导体基板(1)至少在主区域(2)中包含单晶矽,储存节点(9,11)包含掺杂之多晶矽且作为选择电晶体的源极/汲极区域。4.如申请专利范围第1或2项之记忆体单胞之安排,其中邻近沟槽(6)之掺杂区域互相相邻及形成连续的埋入式电容器极板(7)。5.如申请专利范围第3项之记忆体单胞之安排,其中邻近沟槽(6)之掺杂区域互相相邻及形成连续的埋入式电容器极板(7)。6.一种DRAM单胞安排之生产方法,其特征为:安排成行及列之沟槽(6)制作于半导体基板(1)的主区域(2)中,在沟槽(6)的下方区域中,掺杂区域(7)在每一情况中邻近于沟槽(6)而形成,且作为埋入式电容器极板,电容器介质(8)在一情况中形成于沟槽壁中,储存节点(9,11)在每一情况中形成于沟槽(6)中,绝缘构造(12,13)围绕沟槽(6)而形成沟槽(6)分别沿列而相邻以形成沟槽对,半导体岛(14)在每一情况中形成于沟槽对的各沟槽(6)之间,相邻各列之半导体岛(14)以偏移方式安排,垂直式MOS 电晶体形成于半导体岛(14)的侧腹上,半导体岛(14)面对相关之沟槽(6),电晶体之源极/汲极区域之一电性连接于储存节点之一。7.如申请专利范围第6项之方法,其中半导体基板(1)的表面须曝露以便在沟槽对的沟槽(6)之间形成半导体岛(14),配置在沟槽(6)中的储存节点(9,11)的表面少至少一部份须曝露,藉半导体基板(1)的曝露表面上之磊晶生长(epitaxy)以形成半导体岛,面对沟槽(6)的半导体岛的侧腹须曝露,闸极介质(17)及闸极电极(18)以别形成于半导体岛(14)的侧复,至少一通道区域(14a)及一个源极/汲极区域(14b)以垂直安排之方式形成在每一半导体岛中。8.如申请专利范围第7项之方法,其中藉选择式磊晶生长形成半导体岛(14)。9.如申请专利范围第7或第8项之方法,其中储存节点(9,11)的表面之一部份曝露后,储存节点被蚀刻使储存节点(9,11)的曝露表面被安排于主区域(2)下方,储存节点(9,11)及主区域(2)之间的区域在磊晶生长期间被填充。10.如申请专利范围第7或第8项之方法,其中形成具有条形开口(15a)之字线罩(15)以便曝露半导体岛(14)的侧腹,条形开口(15a)横向于各列而延伸且各覆盖半导体岛(14)的侧腹;藉形成各别字线沟槽 (16),对介于半导体岛(14)及相邻绝缘构造(12,13) 之间的半导体材料进行选择式蚀刻曝露,包含闸极电极之字线(18)形成于字线沟槽(16)中。11.如申请专利范围第9项之方法,其中形成具有条形开口(15a)之字线罩(15)以便曝露半导体岛(14)的侧腹,条形开口(15a)横向于各列而延伸且各覆盖半导体岛(14)的侧腹;藉形成各别字线沟槽(16),对介于半导体岛(14)及相邻绝缘构造(12,13)之间的半导体材料进行选择式蚀刻曝露,包含闸极电极之字线(18)形成于字线沟槽(16)中。12.如申请专利范围第10项之方法,其中与字线沟槽(16)之一相邻的半导体岛(14)交互邻接之字线沟槽之两个互相相对之侧腹。13.如申请专利范围第12项之方法,其中在字线沟槽(16)的侧腹上之隔离器状的两条字线(28)系形成于每一字线沟槽(16)中。14.如申请专利范围第7项之方法,其中半导体基板(1)至少在主区域(2)中包含单晶矽,储存节点(9,11)包含掺杂之多晶矽,以含有至少SiH2 C12之处理气体在700℃-950℃之温度范围及10mtorr-20omtorr之压力范围中藉选择式磊晶生长来制成半导体岛(14)。图示简单说明:第一图表示半导体基板的沟槽,具埋入电容器极板,电容器质及在沟槽储存节点剖面。第二图表示第一图的平面图。第三图表示半导基板蚀刻储存节点及电容器介质后及隔离器形成于沟槽的曝露侧腹后的剖面。第四图表示半导体基板形成绝缘构造后剖面。第五图表示第四图平面图。第五图的剖面表示于第四图为Ⅳ-Ⅳ所标明。第六图表示半导体基板形成第2绝缘构造后的剖面。第七图表示第六图的平面图。第七图的剖面表示于第六图为Ⅳ-Ⅳ所标明。第八图表示半导体基板表面曝露后及储存节点表面一部份曝露后的半导体基板剖面。第九图表示藉选择磊晶生长形成半导体岛后的基板。第十图表示第九图形成字线光罩的平面图。第九图所表示的第十图剖面系Ⅸ-Ⅸ所标明。第十一图表示字线沟槽蚀刻后及字线沟槽填充字线后的半导体基板刻面。第十二图表示形成位元线与对应的字线横列实行后的半导体基板刻面。第十三图及第十四图表示字线的另一种生产的相关关系。第十三图表示字线沟槽蚀刻及沈积导电层后字线沟槽未填充的半导体基板。第十四图表示藉导电层蚀刻隔离器形成每一字线沟槽的两个字线及形成对应于字线横列的位元线后的半导体基板。第十五图表示第十四图的XV-XV所标明的剖面。 |
