| 主权项 |
1.一种用于混合电压系统之输出驱动器,其包含:用以接收位于一第一电压上之一输入信号的一输入线;被耦合于该输入线及一输出级间,于该输出级之一节点上用以切换一输出信号之一种过电压产生器,该输出信号比该输入信号具有一第二、较高之电压;及被耦合至过电压产生器及该输出级,用以储存具有该输入信号之每一转换的该第二电压之一种储存电路。2.如申请专利范围第1项之该输出驱动器,其中该输出级包含NMOS拉昇及拉降电晶体。3.如申请专利范围第1项之该输出驱动器,其中该过电压产生器更包含:被耦合于该输入线及该输出级节点间之一开关,该开关操作以置放该节点于其依据该输入信号之一低电位至高电位转换的该第一电压上。4.如申请专利范围第3项之该输出驱动器,其中该过电压产生器更包含:被耦合于位于该第二电压上之一电压源及该输出级之该节点间的机构,于该开关已置放该节点于该第一电压上后其用以置放该节点于该第二电压上。5.一种于一混合供应电压系统中用以输出一信号之方法,该方法包含步骤:于一第一节点接收位于一第一电压准位之一输入信号,该第一节点被耦合至一过电压产生器及一切换装置,该切换装置及该过电压产生器两者被耦合至一第二节点;操作该切换装置以置放该第二节点于该第一电压准位或之上;操作该过电压产生器以提升第二节点至一第二、较高之电压准位;及本质上与操作该过电压产生器之该步骤同时,将其供应该第二电压准位之一电压源增压。6.如申请专利范围第5项之该方法更包含重复将其具有该输入信号之每一转换的该电压源增压之该步骤的步骤。7.如申请专利范围第5项之该方法,其中该第二节点被耦合至一NMOS拉昇电晶体之该闸。8.一种于具有一第一位应电压之一记忆装置,其中一输出驱动器电路用以输出资料于位一第二供应电压上之一输出线,该驱动器电路包含;具有被耦合至一输入资料线用以接收输入资料于该第一供应电压上之一源极、被耦合至一第一节点之一汲极、及被暂时置放于该第一供应电压之上以反应该电晶体之该源极上低电位至高电位的转换之闸的一电晶体,其中当该输入资料被接收时该第一节点本质上被置放于该第一电压准位上;被耦合于该第二供应电压及该第一节点间之一过电压产生器,本质上于该第一节点已被置放于该第一电压准位后用以置放该第一节点于该第二电压准位上;及9.如申请专利范围第8项之该记忆装置更包含:被耦合于该第一供应电压及该电晶体之该闸间的一阻抗开关;其中于该第一节点已被置放该于该第一电压准位上后该闸被降回至该第一电压准位。10.如申请专利范围第8项之该记忆装置更包含其具有耦合至该第一节点之一闸的一NMOS拉昇电晶体。11.一种于具有一第一供应电压之记忆记装置,其中一输出驱动器电路用以输出资料于位于一第二供应电压上之一输出线,该驱动器电路包含;具有被耦合至一输入资料线用以接收输入资料于该第一供应电压上之一源极、被耦合至一第一节点之一汲极、及被暂时置放于该第一供应电压之上以反应该电晶体之该源极上低电位至高电位的转换之一闸的一电晶体,其中当该输入资料被接收时本质上该第一节点被置放于该第一电压准位上;被耦合于该第一供应电压及该电晶体之该闸间的阻抗开关,其中于该第一节点已被置放于该第一电压准位上后该闸被降回至该第一电压准位;被耦合于该第二供应电压及该第一节点间之一过电压产生器,本质于该第一节点上已被置放该于该第一电压准位后用以置放该第一节点于该第二电压准位上;及被耦合于该第一及第二供应电压间之一储存电路,其用以储存具有该输入资料之每一转换的该第二供应电压。图示简单说明:第一图系显示传统CMOS输出驱动器电气回路之一电路图;第二图系显示传统NMOS输出驱动器电气回路之一电路图;第三图系显示用于一NMOS输出驱动器电路之传统昇压器(booster)电气回路的一电路图;第四图系描绘使用本发明之一实施例的一NMOS驱动器电路之一电路图;及第五图系用于前技电路及第四图之该电路中的过驱动电压对时间之比较的一时序图。 |
