处理单元之错误辨识及修正方法

摘要

处理单元(CPU)重复地中断软体之执行，以便储存处理单元状态，亦即储存处理单元内部各种不同储存单元之内容，直到于执行期间错误发生为止。当错误发生时，处理单元再一次储存状态，并马上将控制权移交至于软体内用于处理错误之处理机构。由使用计时器中断，或使用系统管理，或包含于x86 指令集中之ICE 断点指令，能于电脑处理中施行状态储存步骤。错误能于发展系统中离线除错，例如，由使用电路内仿真器将储存之处理单元状态依序地载入到发展系统中，由此而重建错误状况。即使在错误发生前，亦能藉由使用多数个已知错误指令及对应之修正指令，来将错误先积极地除去。对于先积极地除错，处理单元将欲执行之指令与各已知错误之指令作比较，当发现匹配时，则将对应之修复指令注入到将要执行的指令中。因此，可利用将一算术指令替换以另一算术指令，而将已知之错误，例如PENTIUM算术错误避免掉。此外，如果错误尚未除去，则可使用暂时修复指令来妥善终止应用软体执行。

主权项

1.一种辨识中央处理单元(CPU)中错误之电脑处理方法,此中央处理单元具有复数个不可存取于由中央处理单元执行中软体之内部储存单元,此软体包括有作业系统与至少一个应用程式,此电脑处理方法包括下列各步骤:执行此软体;重复地中断执行步骤,以便储存内部储存单元之内容,直到执行步骤中发生错误为止;以及当发生错误时,在移交控制权至处理错误之处理机构前,须先将内部储存单元之内容储存下来。2.如申请专利范围第1项之电脑处理方法,尚包括下列步骤:在执行重复中断步骤前,先检查中央处理单元是否耦接于储存媒体。3.如申请专利范围第1项之电脑处理方法,其中重复中断步骤系周期地实施。4.如申请专利范围第1项之电脑处理方法,其中重复中断步骤之周期系保持在可存取于作业系统之储存单元中。5.如申请专利范围第1项之电脑处理方法,其中重复中断步骤系于各跳跃指令(jump instruction)实施。6.如申请专利范围第1项之电脑处理方法,其中重复中断步骤系于各输入-输出指令实施。7.如申请专利范围第1项之电脑处理方法,其中重复中断步骤周期地于各功能呼叫(function-call)指令实施。8.如申请专利范围第7项之电脑处理方法,其中重复中断步骤包括:在步骤开始时使中断失效,和于步骤结束时使中断生效。9.如申请专利范围第8项之电脑处理方法,其中重复中断步骤包括:使执行连续化,俾便指令能循序执行。10.如申请专利范围第1项之电脑处理方法,其中进入之步骤尚包括步骤:转换至于执行步骤期间不可存取之记忆体。11.如申请专利范围第1项之电脑处理方法,其中软体包括至少一个已知错误之指令,和至少一个对应于已知错误指令之修复指令,而电脑处理方法更包括下列各步骤:将复数个指令与已知错误指令作比较;以及于比较步骤中当发现匹配时,将修复指令注入于此等复数个指令中。12.如申请专利范围第11项之电脑处理方法,其中已知错误指令为跳跃指令,以及修复指令为非运算(no-op)指令。13.如申请专利范围第11项之电脑处理方法,其中已知错误指令为第一算术指令,以及修复指令为第二算术指令。14.如申请专利范围第1项之电脑处理方法,尚包括下列步骤:当发生错误时,终止应用程式之执行;执行该作业系统软体。15.一种于执行软体期间,辨识中央处理单元(CPU)中错误,及更正此错误之电脑处理方法,此软体包括有作业系统、至少一个应用程式、以及资料结构,此资料结构具有至少一个已知错误指令之序列,和对应于已知错误指令之序列之修复指令序列,此电脑处理方法包括下列各步骤:执行此软体;重复地中断执行步骤,以将软体中之复数个将执行指令与已知错误指令之序列相比较;以及于重复中断步骤中当发现匹配时,将修复指令序列注入于此等复数个将要执行指令中。16.如申请专利范围第15项之电脑处理方法,其中已知错误指令为第一算术指令,以及修复指令为第二算术指令。图式简单说明:第一图A-第一图C各显示电脑系统之中央处理单元(CPU)电路调谐器之三个不同实施例。第二图显示在高层流程图及方块图中,由第一图A-第一图C之中央处理单元电路所实施之各种步骤。第三图显示于本发明之一实施例中,主记忆体120和系统管理记忆体130的位址及内容。