| 主权项 |
1.一种于一半导体基材上形成具有不同厚度闸氧化物之制程,其包含:a)于一基材上形成一半导体层;b)于该半导体层上沉积一层氧化层;c)将该半导体层之一选择区域非晶系化;d)除去该氧化层以将该具有非晶系及结晶系区域两者之半导体层予以曝光;以及e)于该半导体层之非晶系及结晶系区域上形成闸氧化物以在该半导体层上提供不同厚度之闸氧化物。2.根据申请专利范围第1项之方法,其中该基材为一矽晶圆。3.根据申请专利范围第1项之方法,其中该半导体层为磊晶矽、多晶矽或矽-锗。4.根据申请专利范围第1项之方法,其中在所形成该氧化层之前,则执行在该半导体层上形成及除去一牺牲热氧化层之步骤,以除去该半导体层表面之缺陷。5.根据申请专利范围第1项之方法,其中在该氧化层形成之前,则提供该半导体多数之元件盆。6.根据申请专利范围第1项之方法,其中该氧化层形成于该基材上,为藉由将该基材加热至一温度范围从约600℃至约1200℃,并氧化该基材。7.根据申请专利范围第1项之方法,其中该氧化层具有一厚度范围从约60至约500A。8.根据申请专利范围第1项之方法,其中该氧化层具有一厚度范围从约80至约200A。9.根据申请专利范围第1项之方法,其中将该半导体层之一选择区域非晶系化之步骤为沉积一层幕罩层于氧化层上,并赋予该幕罩层图案以提供一窗口,其为曝光该氧化层之一选择区域,并然后在经曝光之氧化层下方,将离子植入该半导体层中。10.根据申请专利范围第9项之方法,其中该离子选择来自包含矽、氟、砷及其混合物。11.根据申请专利范围第9项之方法,其中该离子之植入则经由离子混合植入法。12.根据申请专利范围第9项之方法,其中该离子植入在一剂量范围为从约11012至约51016离子/平方公分。13.根据申请专利范围第9项之方法,其中该离子植入在一剂量范围为从约11015至约51015离子/平方公分。14.根据申请专利范围第9项之方法,其中该离子植入在一能量范围为从约5至约500keV。15.根据申请专利范围第9项之方法,其中该离子植入在一能量范围为从约20至约50keV。16.根据申请专利范围第1项之方法,其中该氧化层在去除之前,则经回火。17.根据申请专利范围第1项之方法,其中该氧化层形成于该半导体层之非晶系及结晶系区域上,为藉由将该基材加热至一温度范围从约600℃至约1200℃,并氧化该基材。18.根据申请专利范围第1项之方法,其中在该半导体层之非晶系区域上形成之闸氧化物具有一厚度范围从约40至约500A。19.根据申请专利范围第1项之方法,其中在该半导体层之非晶系区域上形成之闸氧化物具有一厚度范围从约100至约160A。20.根据申请专利范围第1项之方法,其中该半导体层之结晶系区域上形成之闸氧化物具有一厚度范围从约2.0至约400A。21.根据申请专利范围第1项之方法,其中该半导体层之结晶系区域上形成之闸氧化物具有一厚度范围从约80至约130A。22.根据申请专利范围第1项之方法,另外包含:(f)于不同厚度之闸氧化物上制造元件。23.根据申请专利范围第22项之方法,其中该元件为选自包含双重电位、混合信号、纯模拟及数位元件。24.根据申请专利范围第22项之方法,其中该元件为MOS元件。25.根据申请专利范围第22项之方法,其中至少有一元件在一电位范围从约1.8至约3.3V下操作,且至少有一元件在一电位为约5V下操作。图式简单说明:第一图(a)-第一图(f)为示意之剖面图,其显示一种先前技艺,以在一单一半导体层上制备不同闸氧化层厚度之逐次步骤;第二图-第七图为示意之剖面图,其显示本发明之制程的逐次步骤;以及,第八图(a)-第八图(e)为在磊晶矽层上形成之氧化层之穿透式电子显微镜(TEMs)剖面。 |
