发明名称 半导体装置及其制造方法
摘要 本发明实现一种双极性电晶体之制造方法,其可省略射极电极多晶矽之微影制程,并可在形成金属电极前测量电晶体之特性。本发明揭露一种晶圆中可进行量产之相同结构与电性特性双极性电晶体之扩散检查电晶体。扩散检查电晶体具有集极探测开口201,其尺寸允使探针能为测量而在绝缘区内接触到集极电极;射极开口301,其尺寸允许探针能接触位于紧邻着绝缘壁上之前一区之区域内之射极电极;一沟槽,沟通射极开口301与射极区13,将射极电极多晶矽埋于沟槽内以做电性连接;以及基极开口401,其尺寸与上述开口301相同,位于邻近区中。所以,扩散检查电晶体能在金属电极形成前测量电晶体之扩散性。
申请公布号 TW350089 申请公布日期 1999.01.11
申请号 TW086116569 申请日期 1997.11.06
申请人 电气股份有限公司 发明人 佐藤文彦
分类号 H01L21/02 主分类号 H01L21/02
代理机构 代理人 洪澄文 台北巿信义路四段二七九号三楼
主权项 1.一种制造半导体装置之方法,其包括下列步骤:形成一扩散检查电晶体,其用以在制造过程中做为测量用;在制造之既定阶段时,测量上述扩散检查电晶体特性;根据测量结果,调整射极之深度,其中上述形成上述扩散检查电晶体之步骤包括:在第二导通型之基板(1)上形成一第一导通型之埋层(2);在上述埋层(2)上形成一第一单晶区(31);形成一由上述第一单晶区延伸至上述基板之内部之装置隔离沟槽(5)以及一由绝缘物制成之通道截止层(4),其位于上述沟槽(5)之基板侧顶端;在上述沟槽(5)中填满绝缘物,并将上述填满用绝缘物之表面平坦化;在上述第一单晶区(31)上形成一绝缘薄膜(6);在上述绝缘薄膜(6)上形成一基极电极(7);将上述基极电极之表面绝缘化;在上述第一单晶区(31)上形成一具有第二导通型单晶区(9)之纯基极;形成一第一探测开口(201),其紧邻上述第一单晶区且由绝缘薄膜(8)延伸至上述埋层之内部;以及一第二开口(301),其使得探针能接触当成集极之上述第一单晶区(31);以及分别形成第一导通型之第一结晶矽侧壁(12-b,12-a)至上述第一开口(201)与上述第二开口(301),以覆盖沟槽与射极侧之射极层。2.如申请专利范围第1项所述之制造半导体装置之方法,其中上述形成扩散检查电晶体步骤更包括:形成第三开口(401)于上述第一单晶区(31)以探测上述扩散检查电晶体基极,以第一导通型之第一多晶矽(12)覆盖内壁部份。3.如申请专利范围第1项或第2项所述之制造半导体装置之方法,其中形成上述纯基极之上述步骤系使用由锗化矽合金与矽所组成之多重层状薄膜。4.如申请专利范围第2项所述之制造半导体装置之方法,其中上述第一、第二、及第三开口之内壁形成步骤系同时进行。5.一种根据第1项所述之方法而制造之半导体装置,包括:一集极,系以由绝缘物所形成而与其他区电性绝缘之第一导通型之第一单晶区(31)之形式出现;一纯基极,系以位于上述第一单晶区(31)上之第二导通型之第三单晶区(9)之形式出现;以及一射极,系以位于上述第三单晶区(9)上之第一导通型之第四单晶区(13)之形式出现;其中上述半导体装置更包括:一第四开口(202),其开口系于上述第一单晶区(31)内,并为第一导通型之第一多晶矽(12)所埋入;以及一射极开口(103),开口于上述第四单晶区(13)上,并为第一导通型之第一多晶矽(12)所埋入。6.如申请专利范围第5项所述之半导体装置,其中上述第二导通型之第三单晶区(9)系为多层薄膜,其由锗化矽合金与矽所组成。7.如申请专利范围第5项或第6项所述之半导体装置,其中埋住上述第四开口(202)与上述射极开口(103)之上述第一多晶矽(12)系同时形成。图式简单说明:第一图a至第一图e系为习知技术之半导体装置制程之剖面图;第二图系为习知技术之半导体装置之剖面图;第三图a系为本发明之半导体制造方法所用之测量用扩散检查电晶体之第一实施例之剖面图,第三图b系为平面图;第四图a系为根据本发明而用于实际电路中之半导体装置之第一实施例之长轴剖面图,第四图b系为平面图;第五图a系为第一实施例之扩散检查电晶体之主要制造流程中,基极电极多晶矽7与氮化矽薄膜8形成后之剖面图,第五图b系为电路中之具微小尺寸之相同电晶体之剖面图;第六图a系为一剖面图,其显示出第三图之扩散检查电晶体,光阻系图样化,开口101已准备且氮化矽薄膜8之不必要部份已被移除,第六图b系为电路中之具微小尺寸之相同电晶体之剖面图;第七图a系为一剖面图,其显示出在第三图中之扩散检查电晶体中,光阻已被移除且基极电极多晶矽7之不必要部份已被移除,第七图b系为电路中之具微小尺寸之相同电晶体之剖面图;第八图a系为一剖面图,其显示出扩散检查电晶体之制程直到,基极电极多晶矽7之侧边已被覆盖,且开口底部之氮化矽薄膜已被移除,第八图b系为电路中之具微小尺寸之相同电晶体之剖面图;第九图a系为一剖面图,其显示出扩散检查电晶体中,将相关部份之氧化矽薄膜移除而完成开口101光阻之结果,第九图b系为电路中之具微小尺寸之相同电晶体之剖面图;第十图a系为一剖面图,其显示出扩散检查电晶体中,基极电极多晶矽7与10完成,且氧化矽薄膜11形成一侧壁后之结果,第十图b系为电路中之具微小尺寸之相同电晶体之剖面图;第十一图a系为第一图中之扩散检查电晶体中,制造开口201与301之剖面图,第十一图b系为平面图;第十二图系为第三图中之第一实施例在产品中,制造开口202之主要制程之剖面图;第十三图a系为第三图所示之扩散检查电晶体于制程中,显示出沉积N+型多晶矽12之结果之剖面图,第十三图b系为电路中具有微小尺寸之相同电晶体之剖面图;第十四图系为本发明之半导体装置之制造方法所用之扩散检查电晶体之第二实施例之剖面图;第十五图系为本发明之半导体装置之制造方法所用之扩散检查电晶体之第三实施例之剖面图;以及第十六图系为本发明之半导体装置之制造方法所用之扩散检查电晶体之第四实施例之剖面图。
地址 日本