| 主权项 |
1.一种半导体记忆体装置用的充电泵电路,其包括:一个高压检测器,其系供当施加的供应电位高达预定电压位准时,输出一个高压检测信号;一个稳压器,其系供开始供电期间检知施加升高的电压而当升高的电压降至低于预定电压时,输出一个高阶开信号;一个控制器,其系供于列存取闸排信号下缘时被触发,并输出一个高阶列存取闸排脉冲信号;一个振荡器,其系供依稳压器输出的高阶开信号产生一个振荡脉冲信号;一个充电泵,其系供当振荡脉冲信号由振荡器施加其上时,执行泵送作业,直至振荡脉冲信号达电位値(Vdd+2Vt)为止,而当施加高阶高压检测信号时,停止泵送作业;一个电压止拉电晶体,其系供当电源开时,预充电升高的电压Vpp至电位値(Vdd-Vt);及一个去耦电容器连接至终输出终端,其系供执行持续充电与去耦作业。2.如申请专利范围第1项之电路,其中该高压检测器包括:一个参考电压产生器,其系供当供电时产生一个随机决定的参考电压;一个位准检测器,其系供检测施加的供应电压位准并输出测得的信号;及第一至第四反向器,其系供延迟位准检测器的检测信号历预定时间,调整其输出时序,及输出经调整后的信号。3.如申请专利范围第2项之电路,其中该位准检测器包含一个四-二极体型电晶体和一个参考电压由控制的电晶体,其彼此并联连接。4.如申请专利范围第1项之电路,其中该充电泵包括:一个脉冲时序控制器,其系供依列存取闸排脉冲信号和振荡脉冲信号位准之至少一者,产生第一至第五具有预定脉冲宽度的脉冲信号;第一至第四泵送电容器,其系供依由脉冲时序控制器输出的脉冲信号对应位准执行泵送作业;一个加倍升压器电路,其系供接收由脉冲时序控制器产生的第三至第五脉冲信号,执行加倍升压作业,获得所需位准,及当施加高阶高压检测信号时停止加倍升压作业;一个电压上拉电晶体,其系供当供电时维持第一泵送电容器的输出节点于电位(Vdd-Vt);一个第二箝制器,其系供箝制介于第一泵送电容器输出节点与第四泵送电容器输出节点间之输出节点电位,及维持该输出节点于预定位准电压;一个第一箝制器,其系供箝制介于第三泵送电容器的两输出节点间之输出节点电压,及维持该输出节点于预定位准电压;第一和第二截割器,其系供截割施加的高压供应电压成预定电压,及依截割后的电压,维持第一和第四泵送电容器之对应输出节点于预定位准电压;一个MOS电晶体,其系供于初步泵送期间,维持第二泵送电容器的输出节点于供应电位Vdd;及第一和第二输出电晶体,其系供当升压时,传输输出节点的充电至输出节点。5.如申请专利范围第4项之电路,其中该第一传输电晶体系依第三泵送电容器或第一箝制器的输出信号开/关。6.如申请专利范围第4项之电路,其中该第二传输电晶体系依第四泵送电容器与第二箝制器中至少一者的输出信号开/关。7.如申请专利范围第4项之电路,其中该脉冲时序控制器包括:一个NOR闸,其系供「反或」列存取闸排脉冲信号和振荡脉冲信号,并输出第五脉冲信号给加倍升压器电路;一个第一NOT闸,其系供反向NOR间之输出脉冲信号;第一和第二延迟单元,其系供延迟第一NOT闸之纷出信号历预定时间;一个第一脉冲产生器,其系供接收依序通过第一和第二延迟单元之脉冲信号,依逻辑组合产生一个第一脉冲信号,及输出该产生的信号给第一泵送电容器;一个第二脉冲产生器,其系供通过第一延迟单元之信号时序,产生一个具有与第一脉冲信号相位相反的第二脉冲信号,及输出该产生的信号给第二泵送电容器;及一个第三脉冲产生器,其系供接收依序通过第一NOT闸及第一和第二延迟单元之脉冲信号供执行逻辑组合,及产生第三和第四脉冲信号,其中该第三脉冲信号系输出给第三泵送电容器,而第四脉冲信号系输出给加倍升压器电路。8.如申请专利范围第7项之电路,其中该第一脉冲产生器包括:一个第一NOR闸,其系供「反或」一个依序通过第一NOT闸和第二延迟单元的脉冲信号,及产生一个第一脉冲信号;及第二和第三NOT闸,其系供延迟预定时间,与输出该第一脉冲信号,其通过第一NOR闸而控制第一脉冲信号的信号时序。9.如申请专利范围第8项之电路,其中该第二脉冲信号包含第四和第五NOT闸,其系供反向一个通过第一延迟单元的信号作为第二脉冲信号,及延迟预定时间而达成时序调整。10.如申请专利范围第7项之电路,其中该第三脉冲产生器包括:一个第一NAND闸,其系供「反及」一个通过第一NOT闸的信号和一个通过第一和第二延迟单元的信号,及产生一个第四脉冲信号;及一个第六NOT闸,其系供反向由第一NAND闸输出的第四脉冲信号,及输出经反向的信号作为第三脉冲信号。11.如申请专利范围第4项之电路,其中该加倍升压器电路包括:一个脉冲传输单元,其系供传输由脉冲时序控制器输出的第四脉冲信号;一个作业信号输出单元,其系供施加逻辑作业给由脉冲时序控制器输出的第五脉冲信号和经由第五脉冲传输单元传输来的脉冲信号,及输出该组合信号;一个位阶移位器,其系依位阶移位器作业单元的作业信号作动,及输出一个低阶脉冲信号;一个升压控制器,其系供做位阶移位器的输出信号控制升高的电压;及一个脉冲输入控制器,其系供传输给脉冲传输单元和作业信号输出单元之一,及依施加的高压检测信号阻断由脉冲时序控制器输出的脉冲信号。12.如申请专利范围第11项之电路,其中该脉冲传输单元包括:一个第三延迟单元,其系供接收由脉冲时序控制器输出的第四脉冲信号,及延迟接收的信号历预定时间;一个第八NOT闸,其系供反向第三延迟单元的输出信号并输出结果所得信号;及一个第三NOR闸,其系供「反或」通过第八NOT闸的信号和第四脉冲信号,及输出经「反或」的信号。13.如申请专利范围第11项之电路,其中该作业信号输出单元包括:一个第四NOR闸,其系供「反或」脉冲传输单元的输出信号和由脉冲时序控制器输出的第四脉冲信号;一个第九NOT闸,其系供反向第四NOR闸的输出信号并输出结果所得信号;一个第五NOR闸,其系供「反或」由脉冲时序控制器输出的第五脉冲信号和第九NOT闸的输出信号,及产生一个位阶移位器作业信号;一个第四脉冲信号之第二NAND闸,第四脉冲信号通过脉冲传输单元的第三延迟单元而延迟预定时间;及一个第十NOT闸,其系供反向第二NAND闸的输出信号并输出该结果所得信号。14.如申请专利范围第11项之电路,其中该升压控制器包含一个PMOS电晶体和一对NMOS电晶体,其系彼此并联。15.如申请专利范围第11项之电路,其中该脉冲输入控制器包括:第一和第二传输闸,其系供依高压检测信号阻断对应第四脉冲信号和对应第五脉冲信号之一;及一个NMOS电晶体,其系供依该高压检测信号藉开/关而控制升压控制器的升高的电压。16.如申请专利范围第4项之电路,其中介于各该第一和第二箝制器的供应电压与泵送电容器间设有多个MOS电晶体,而MOS电晶体之闸极端子连接至另一个MOS电晶体的源极端子。17.如申请专利范围第4项之电路,其中介于各该第一和第二截割器的供应电压与泵送电容器间设有多个NMOS电晶体其彼此并联,而NMOS电晶体之各个吸极系连接至NMOS电晶体的对应闸极。18.如申请专利范围第4项之电路,其中该第一和第四泵送电容器分别系由P型电容器形成。19.如申请专利范围第18项之电路,其中该第一和第四电容器分别可与N型电容器相容。图式简单说明:第一图为相关技术之充电泵电路之方块图;第二图为根据本发明之第一具体例中,一种半导体记忆体装置用之具高效率的充电泵电路之方块图;第三图为第二图图示高压检测器之细节电路图;第四图为第二图图示充电泵电路之方块图;第五图为第四图图示个别部分之细节电路图;第六图A至第六图G为第二图图示个别信号之时序图;第七图A至第七图J为第四图图示个别信号之时序图;及第八图为根据本发明之第二具体例中,一种半导体记忆体装置用之具高效率的充电泵电路之方块图。 |
