| 主权项 |
1.一种导电插塞之黏合层的制造方法,包括下列步骤:(a)在已形成元件的半导体基底上形成一绝缘层,(b)蚀刻该绝缘层,用以形成露出上述元件导电区域的至少一接触孔;(c)形成一黏合层,其形成于该绝缘层的上表面并延伸至该接触孔的侧壁以及底面;(d)在该黏合层上形成一牺牲层,其并填满该接触孔;(e)回蚀刻该牺牲层,直到露出该绝缘层上表面的黏合层为止,而留下填入该接触孔的牺牲层;(f)以该牺牲层留下的部分为阻挡物,蚀刻去除位于该绝缘层上表面的黏合层;以及(g)去除该牺牲层剩余的部分,然后在该接触孔填入导电物,用以形成该导电插塞。2.如申请专利范围第1项所述之制造方法,其中该黏合层系选自下列物质所组成之族群:钛(Ti)、钛氮化合物(TiN)、钛钨化合物(TiW)、钽(Ta)、矽钨化合物(WSix)、矽钽化合物(TaSix)、复晶矽、钽氮化合物(TaN)、钨氮化合物(WN)。3.如申请专利范围第2项所述之制造方法,其中该黏合层系利用化学气相沈积法所形成。4.如申请专利范围第2项所述之制造方法,其中该黏合层系利用物理气相沈积法所形成。5.如申请专利范围第2项所述之制造方法,其中该黏合层系利用无电镀或电镀法所形成。6.如申请专利范围第1项所述之制造方法,其中该牺牲层利用涂布光阻层所形成。7.如申请专利范围第1项所述之制造方法,其中步骤(e)回蚀刻步骤系使用毯覆式乾蚀刻法(blanket dry etching)完成。8.如申请专利范围第1项所述之制造方法,其中步骤(f)蚀刻该黏合层系使用乾蚀刻或湿蚀刻法完成。9.如申请专利范围第1项所述之制造方法,其中步骤(g)在该接触孔填入之导电物系钨金属。10.如申请专利范围第1项所述之制造方法,其中步骤(g)在该接触孔填入之导电物系铜金属。11.如申请专利范围第1项所述之制造方法,其中步骤(g)在该接触孔填入之导电物,系利用可选择性在该黏合层形成导电物之方法完成。12.如申请专利范围第11项所述之制造方法,其中该选择性形成该导电物的方法系化学气相沈积法或相关电镀法。13.如申请专利范围第12项所述之制造方法,其中该化学气相沈积法系使用钨化合物或铜化合物之气体为反应气体。14.如申请专利范围第12项所述之制造方法,其中该相关电镀法系使用钨化合物或铜化合物为反应流体。图式简单说明:第一图为显示第一习知技术形成插塞的剖面图;第二图A至第二图B为显第二习知技术形成插塞的制程剖面图;以及第三图A至第三图G为本发明较佳实施例之制程剖面图。 |
