| 主权项 |
1.一种输出缓冲器至少包含:一输入讯号;一输出端;一第一推动器,用以回应输入讯号的逻辑値来推动输出端达到相对应电压値;一第二推动器,其推动能力比第一推动器较大,用以回应输入讯号之逻辑値来推动输出端达到相对应电压値;及一控制线路,接收输入讯号的位准变化及至少一个的操作模式控制讯号,此控制线路藉使第一推动器先开始推动一段时间后,才启始第二推动器之推动,而让输出端达到正确电压位准,以回应输入讯号的位准变化,其中当模式控制讯号为高速模式时,该控制线路以一第一延迟时间来延迟第二推动器,而当模式控制讯号为慢速模式时,该控制线路以一较第一延迟时间长的第二延迟时间来延迟第二推动器。2.如申请专利范围第1项所述的输出缓冲器,其中之控制线路至少包含:一第一延迟线路接收前述的输入讯号和至少一个的操作模式控制讯号,并且只有在该模式控制讯号为高速模式时,会输出一个或多个启动讯号去启动第二推动器而推动输出端到复数电压之一,此第一延迟线路在经第一延迟时间后,藉启动第二推动器推动输出端达到正确电压位准,以回应输入讯号的位准变化;及一第二延迟线路接收前述的输入讯号和至少一个的操作模式控制讯号,并且只有在该模式控制讯号为慢速模式时,会输出一个或多个启动讯号去启动第二个推动器而推动输出端到复数电压之一,此第二延迟线路经第二延迟时间,藉启动第二个推动器推动输出端达到正确电压位准,以回应输入讯号的位准变化。3.如申请专利范围第2项所述的输出缓冲器,其中之第二延迟线路至少包含:一第一反相器其具一输出;一第二反相器其具一和第一反相器的输入相接之输出;及一电容器,连接在第一反相器的输出和一低电压源线之间。4.如申请专利范围第3项所述的输出缓冲器,其中当第一反相器推动其输出电位变化时,电容器用以延长此第一反相器输出电位变化所需要时间,而延迟第二反相器的启动。5.如申请专利范围第3项所述的输出缓冲器,其中的电容器系由MOS电晶体构成,具一闸极连接到第一反相器输出,一源极及一汲极皆连接到低电压源线。6.如申请专利范围第1项所述的输出缓冲器,其中之第一推动器至少包含,一第一电位提升推动器(Pull-up driver),用以推动输出端到高电压,和一第一电位拉低推动器(Pull-down driver),用以推动输出端到低电压,该输出缓冲器又进一步至少包含:一第一电位提升前置推动反相器(predriver puIl-upinverter),接收输入讯号并输出一输入讯号之反向讯号到第一电位提升推动器;以及一第一电位拉低前置推动反相器(predriver pull-downinverter),接收输入讯号并输出一输入讯号之反向讯号到第一电位拉低推动器;其中的第一电位提升前置推动反相器具有一比第一电位提升和电位拉低前置推动反相器的高偏压电压和低偏压电压差之一半値高的切换电压,且第一电位拉低前置推动反相器具有一比第一电位提升和电位拉低前置推动反相器的高偏压电压和低偏压电压差之一半値低的切换电压,如此可在第一电位提升和电位拉低前置推动反相器接收推动输入讯号的电位变化时,减少流经第一电位提升和电位拉低推动器的短路电流。7.如申请专利范围第6项所述的输出缓冲器,其中之第一电位提升推动器至少包含一PMOS电晶体,而第一电位拉低推动器至少包含一NMOS电晶体。8.如申请专利范围第1项所述的输出缓冲器,其中之第二推动器至少包含一电位提升推动器,用以推动输出端到高电压,和一电位拉低推动器,用以推动输出端到低电压,该输出缓冲器进一步至少包含:至少一个的电位提升反相器,用以启动电位提升推动器推动输出端到高电压,来回应输入讯号的一第一逻辑値;以及至少一个的电位拉低反相器,用以启动电位拉低推动器推动输出端到低电压,来回应输入讯号的一第二逻辑値;而该至少一个电位提升反相器,具一比该至少一个的电位提升反相器和至少一个的电位拉低反相器的高偏压电压和低作压电压之差的一半値大的切换电压,并且该至少一个的电位拉低反相器,具一比该至少一个的电位提升反相器和至少一个的电位拉低反相器的高偏电压和低偏压之差的一半値小的切换电压,如此可减少当输入讯号电位变化时,流经电位提升和电位拉低推动器的短路电流。9.如申请专利范围第1项所述的输出缓冲器,其中之第二推动器至少包含:一第一MOS电晶体,具一输入和该控制线路的一输出相接;一第二MOS电晶体;以及一第一延迟元件,连接在第一MOS电晶体和第二MOS电晶体的闸极之间,用以延迟导通第二MOS电晶体。10.如申请专利范围第9项所述的输出缓冲器,至少包含:至少一个的快速关掉MOS电晶体,具一闸极接收输入讯号,一源极连接到特定的电压源,及一汲极连接到第二推动器的MOS电晶体之一,藉以使得第二推动器的MOS电晶体的闸极达到特定电压源的电压,以快速关掉第二推动器的该MOS电晶体。11.如申请专利范围第1项所述的输出缓冲器,又至少包含:一启动线路,连接在该控制线路之至少一个的输出和第二推动器之至少一个的输入之间,此启动线路接收到至少一个的启动讯号,并回应启动讯号的启动指示,而启动该控制线路输出讯号来启动第二推动器,此启动线路也回应启动讯号的不启动指示,而防止该控制线路去启动第二推动器。12.如申请专利范围第11项所述的输出缓冲器,其中之启动线路至少包含:至少一个的逻辑闸,其中的每一个闸接收至少一个的启动讯号之一,每一至少一个的逻辑闸输出一特定的逻辑値,以回应一关闭指示,不论输入讯号如何变化,皆能关掉第二推动器,并且只根据输入讯号的逻辑値而输出一逻辑値,以回应一启动指示,来控制第二推动器。13.如申请专利范围第11项所述的输出缓冲器,又至少包含:一第二启动线路,接收输入讯号和第一个至少一个的启动讯号,此启动线路启动输入讯号来启动第一推动器推动输出至一对应输入讯号之电压,以回应一第一个至少一个的启动讯号之启动指示;而且回应一第一个至少一个的启动讯号之不启动指示,以防止该输入讯号去启动第一推动器。14.如申请专利范围第13项所述的输出缓冲器,又至少包含:至少一个的前置推动器(predriver),连接在第二启动线路之至少一个的输出和第一推动器之至少一个的输入之间,其中之第二启动线路至少包含至少一个的逻辑闸,以接收输入讯号和第一个至少一个的启动讯号,每一第二启动线路之至少一个的逻辑闸,输出一特定的逻辑値,以回应一第一个至少一个的启动讯号之关闭指示,不论输入讯号如何变化,皆能使前置推动器关掉第一推动器,并且只根据输入讯号的逻辑値而输出一逻辑値,以回应一启动讯号之启动指示,来控制第一推动器。图式简单说明:第一图所示为一习知的输出缓冲器。第二图所示为第一图之习如输出缓冲器展现的电压时脉图。第三图所示为另一习知之输出缓冲器。第四图所示为本发明输出缓冲器之一实施例。第五图所示为控制讯号在全速操作模式时之时脉图。第六图所示为控制讯号在慢速操作模式时之时脉图。第七图所示为本发明输出缓冲器之另一实施例。第八图所示为本发明模拟电路在全速操作模式,所得到的控制及输出讯号之时脉图。第九图所示为本发明模拟电路在慢速操作模式,所得到的控制及输出讯号之时脉图。 |
