| 主权项 |
1.一种具有保护结构之积体功率半导体元件,具有第一导电态的基片,具有至少一个埋置于基片中的第二导电态的第一区域及具有至少一个埋置于基片中的第二导电态的第二区域,具有供电于供电电压的基片接触面及具有埋置于第一区域及第二区域中形成接触面的半导体,至少第一区域中半导体元件的一部分控制至少第二区域中半导体元件的一部分,其特征在于第二导电态的第三区域(21)配置于第一区域(15)及第二区域(16)之间,及第三区域之电位不同于第一区域的电位。2.如申请专利范围第1项之积体功率半导体元件,其中第三区域(21)具有与第二区域(16)相同的电位。3.如申请专利范围第1项或第2项之积体功率半导体元件,其中基片(10)为n型掺杂,且区域(15,16,21)为p型掺杂,及第三区域(21)具有较第一区域低的电位。4.如申请专利范围第1或2项之积体功率半导体元件,其中第三区域(21)完全包围第二区域(16)。5.如申请专利范围第3项之积体功率半导体元件,其中第三区域(21)完全包围第二区域(16)。6.如申请专利范围第1或2项之积体功率半导体元件,其中第三区域(21)完全包围第一区域(15)。7.如申请专利范围第3项之积体功率半导体元件,其中第三区域(21)完全包围第一区域(15)。图式简单说明:第一图为本发明具有保护结构之积体功率半导体元件。第二图为先前技艺之积体功率半导体元件之简化的电路接线图。 |
