| 主权项 |
1.一种半导体记忆体配置用之电容器之制造方法,其特征为以下各步骤:(a)在一个经由隔离层(2)中之接触孔(3)而与半导体本体(1)相连接之导电性基体(4)上施加一种可选择性蚀刻之材料(5),(b)对此种可选择性蚀刻之材料(5)进行结构化,(c)施加第一导电层(6)(其形成电容器第一电极之至少一部份)于上述已结构化之材料(5)上,(d)对第一导电层(6)进行结构化且于此种覆盖于上述可以选择性方式进行蚀刻之材料上之第一导电层中形成一个孔(7),(e)以蚀刻方式去除上述选择性可蚀刻之材料(5),使在第一导电层(6)下方产生一个中空空间(8),(f)中空空间(8)之内表而和第一导电层(6)之外表面涂布一层介电层(9),(g)在介电层(9)上涂布第二导电层且进行结构化,此第二导电层形成电容器第二电极(10)。2.如申请专利范围第1项之方法,其中在步骤(b)中使导电性基体(4)之由已结构化之选择性可蚀刻材料(5)裸露出来之区域被整平。3.如申请专利范围第1项之方法,其中在步骤(d)中利用第一导电层(6)使导电性基体(4)之位于第一导电层(6)之已整平区域下方之部份被去除。4.如申请专利范围第1至第3项中任一项之方法,其中第一导电层(4,6)经由一个设置在隔离层(2)中之接触孔(3)而与半导体本体(1)在电性上相连接。5.如申请专利范围第1至第3项中任一项之方法,其中第一导电层(4,6)之表面是粗糙的。6.如申请专利范围第1至第3项中任一项之方法,其中第一导电层(4,6)及/或第二导电层(10)是由多晶矽所形成。7.如申请专利范围第1项之方法,其中第一导电层(4,6)是由金属层所构成,此金属层是涂布在位障层(12)上。8.如申请专利范围第7项之方法,其中金属层是由铂所构成且位障层是由氮化钛所构成。9.如申请专利范围第4项之方法,其中隔离层(2)是由氮化矽所构成。10.如申请专利范围第1至第3项中任一项之方法,其中介电层(9)是由氮化矽和二氧化矽(ONO)所构成之层序列所形成。11.如申请专利范围第7或第8项之方法,其中介电层(9)是由铁电层或〝高层〞所形成。12.如申请专利范围第11项之方法,其中铁电层是由钽酸锶铋所形成。13.如申请专利范围第7或第8项之方法,其中介电层是由五氧化钽所构成。图式简单说明:第一图a至第一图f依据本发明第一实施例解释一种具有二个不同变型之方法时所用之切面图。第二图a至第二图f依据本发明第二实施例解释一种具有二个不同变型之方法时所用之切面图。第三图a至第三图f依据本发明第三实施例解释一种具有二个不同变型之方法时所用之切面图。 |
