| 主权项 |
1.一种形成DRAM记忆胞之电容的方法,该方法至少包含下列步骤:提供一半导体基板,并有隔绝区、源/汲极区、及字语线形成于其上,其中该字语线并有第一氮化物间隙壁和第一氮化物覆盖层形成于其上;形成复数个导电平台板(landing pads) 于该源/汲极区、该第一氮化物间隙壁和该第一覆盖层上,该复数个导电平台板系由占据一部分之该第一覆盖层上的一绝缘层所分隔;形成第一介电层在该导电平台板及该绝缘层上;形成位元线于该第一介电层上,每一该位元线上具有一第二氮化物覆盖层及第二氮化物间隙壁;形成一第二介电层在以上之结构的表面上,该第二介电层与该第一介电层至少可为一种蚀刻剂蚀刻时,区别出该第二介电层具有较该第一介电层高的蚀刻速率;图案化该第二介电层及该第一介电层以曝露出部分之导电平台板,以该第二氮化物间隙壁、第二氮化物覆盖层复数条条状光阻层为蚀刻罩幕,该复数条条状光阻层系垂直于该位元线,且其中任两条邻近之该条状罩幕层之间的间距需小于每一该导电平台板之宽度,用以使得该间距的空间不会跨越两个不同之导电平台板的范围;蚀刻一部分之第二介电层,使用具有对该第二介电层显着高于该第一介电层蚀刻速率之蚀刻剂和曝露之该第二氮化物覆盖层及该第二氮化物间隙壁为罩幕;形成该DRAM之储存节点于上述蚀刻后之凹陷区的表面上;回填以光阻层于所有该凹陷区域;施以平坦化制程,以该第二氮化物覆盖层为终止层;及去除该光阻层。2.如申请专利范围1之方法,其中上述之第一介电层是约厚200-400nm的厚度,并且系选自由LPTEOS、PETEOS和臭氧TEOS所组成的族群。3.如申请专利范围1之方法,其中上述之该第二介电层约厚400-600nm,并且系选自BPSG和PSG所组成的族群。4.如申请专利范围1之方法,其中上述之蚀刻剂至少包含一无水氢氟酸蒸气。5.如申请专利范围1之方法,其中上述之条状光阻层之开口区间的宽0.35-05m。6.如申请专利范围1之方法,其中上述之形成电容储存节点系以同步掺杂之复晶矽层沉积至约厚40-70nm。7.如申请专利范围1之方法,其中上述之该曝露的导电平台板系做为储存节点接触窗。8.如申请专利范围1之方法,在去除该光阻层之步骤后更包含以下步骤:形成一电容器介电层在该储存节点之上;及形成该DRAM之一顶部电容极板于该电容器介电层上。9.一种形成DRAM记忆胞之电容的方法,该方法至少包含下列步骤:提供一半导体基板,并有隔绝区、源/汲极区、及字语线形成于其上,其中该字语线并有第一氮化物间隙壁和第一氮化物覆盖层形成于其上;形成一氧化层于部分之该第一氮化物覆盖层;形成一导电层在所有上述结果之表面上;施以回蚀刻以形成复数个导电平台板,并以该氧化层分隔;形成一第一介电层在该导电平台板及该氧化层上;形成位元线于该第一介电层上,每一该位元线上具有第二氮化物覆盖层及第二氮化物间隙壁;形成一第二介电层在以上之结构的表面上,该第二介电层与该第一介电层至少可为一种蚀刻剂蚀刻时,区别出该第二介电层具有较该第一介电层高的蚀刻速率;形成光阻罩幕图案于该第二介电层之上,该光阻罩幕图案系具有复数条长条形开口,且该复数条长条形开口系垂直与该位元线,且其中任一长条形开口宽度需小于任一条该光阻罩幕之宽度,用以使得该开口的边不会跨越该开口正下方之该导电平台板;蚀刻该第二介电层、该第一介电层,用以形成复数条的凹陷区,以该光阻罩幕图案、该第二氮化物覆盖层、该第二氮化物间隙壁层为蚀刻罩幕,并以该导电平台板为蚀刻终止层;去除该光阻罩幕层图案;蚀刻一部分之第二介电层,使用具有对第二介电层显着高于第一介电层蚀刻速率之蚀刻剂和该曝露之氮化层为罩幕,用以扩大该凹陷区;形成该DRAM之储存节点;回填以光阻层于所有该凹陷区域;施以平坦化制程,以该第二氮化物覆盖层为终止层;去除该光阻层;形成一电容器介电层在该储存节点之上;及形成该DRAM之一顶部电容极板于该电容间绝缘层。10.如申请专利范围9之方法,其中上述之第一介电层是由一种的厚200-400nm的厚度,并且系选自由LPTEOS、PET EOS和臭氧TEOS所组成的族群。11.如申请专利范围9之方法,其中上述之该第二介电层约厚400-600nm,并且系选自BPSG和PSG所组成的族群。12.如申请专利范围9之方法,其中上述之蚀刻剂至少包含一无水氢氟酸蒸气。13.如申请专利范围9之方法,其中上述之条状光阻层,开口区间的宽0.35-0.5m。14.如申请专利范围9之方法,其中上述之形成电容储存节点系以同步掺杂之复晶矽层,沉积至约厚40-70nm。15.如申请专利范围9之方法,其中上述之第二氮化物覆盖层和该第二氮化物间隙壁分别厚约200-600nm及50-100nm。16.如申请专利范围9之方法,其中上述之形成氧化层在部分之第一氮化物覆盖层的形成步骤至少包含:形成一氧化层于所有之区域;图案化该氧化层,用以曝露部分之源/汲极区,以等向性蚀刻法再继续蚀该氧化层,用以使得每一该第一氮化物覆盖层上仅有部分之该氧化层,以定义导电平台板之容置位置。17.一DRAM电容之结构,至少包含;一电容底部电极板,该底部电极板形成于一凹陷区之表面上,该凹陷区上半部较下半部宽,且系由一导电平台板的一部分表面、第一介电层的侧壁、该第一介电层之部分上表面和第二介电层之侧壁所建构而成;均匀一致性(conformal)之电容间介电层,形成于该电容底部电极板上;及一电容之上极板。18.如申请专利范围17之结构,其中上述之第一介电层是由一种约厚200-400nm的厚度,并且系选自由LPTEOS、PET EOS和臭氧TEOS所组成的族群。19.如申请专利范围17之结构,其中上述之该第二介电层约厚400-600nm,并且系选自BPSG和PSG所组成的族群。20.如申请专利范围17之结构,其中上述之该导电平台板形成于一源/汲极区、两相邻接之该字语线之该第一氮化物覆盖层的一部分及相面对之该第一氮化物间隙壁上。图式简单说明:第一图显示一以传统方法形成之DRAM记忆胞。第二图A显示依据本发明之方法形成导电平台板在字语线、源/汲极上的横截面示意图;第二图B显示依据本发明之方法对导电平台板的投影示意图;第三图A显示依据本发明之方法形成位元线于IPD1层之沿b-b`线看之横截面示意图;第三图B显示依据本发明之方法形成位元线于IPD1层之沿a-a'线之横截面示意图;第四图A显示依据本发明之方法形成IPD2层在所有区域之沿位元线看之构截面示意图;第四图B显示依据本发明之方法形成IPD2层在所有区域之沿a-a'线之横截面示意图;第四图C系一以条状罩幕层形成于IPD2之投影示图;第五图A显示依据本发明之方法蚀刻IPD2.IPD1层以形成凹陷区之沿b-b`看之横截面示意图;第五图B显示依据本发明之方法蚀刻IPD2.IPD1层以形成凹陷区之沿a-a'线之横截面示意图;第六图A显示依据本发明之方法等向性蚀刻IPD2层以扩大凹陷区之沿b-b`看之横截面示意图;第六图B显示依据本发明之方法等向性蚀刻IPD2层以扩大之沿第六图C之a-a'线之横截面示意图;第六图C显示依捉本发明之方法等向性蚀刻IPD2层以扩大之俯视示意图;第七图A显示依据本发明之方法形成ISD复晶矽层在所有区域之沿b-b`看之横截面示意图;第七图B显示依据本发明之方法形成ISD复晶矽层在所有区域之沿a-a'线之横截面示意图;第八图显示依据本发明之方法形成光阻层再予CMP以隔绝每一储存节点之横截面示意图;及第九图显示依据本发明之方法一致性形成绝缘层再予以回填ISD复晶矽层之横截面示意图。 |
