| 发明名称 | 场效应晶体管 | ||
| 摘要 | 一种场效应晶体管(FET)用基底层偏置来抑制本征对导电的贡献和减小泄漏电流。它包含相邻的四层(102至108):p<SUP>+</SUP>InSb基底层(102)、p<SUP>+</SUP> InAlSb势垒层(104)、π本征层(106)和SiO<SUB>2</SUB>绝缘层(108);p<SUP>+</SUP>源区和漏区(110、112)被注入到本征层(106)。这种FET是增强型的MISFET(100),施加偏置在其本征层(106)中建立FET沟道。绝缘层(108)的基本平坦的表面部分支撑着栅极接触(116)。这就避免或减小了因栅极沟槽引起的沟道不直而能得到高的电流增益截止频率。在FET中因这些层的不平而引起的沟道不直的程度不应超过50nm,最好小于5nm。 | ||
| 申请公布号 | CN1284204A | 申请公布日期 | 2001.02.14 |
| 申请号 | CN98813383.0 | 申请日期 | 1998.06.10 |
| 申请人 | 英国国防部 | 发明人 | T·阿斯利;A·B·迪安;C·T·埃利奥特;T·J·菲利普斯 |
| 分类号 | H01L29/78;H01L29/10;H01L29/205 | 主分类号 | H01L29/78 |
| 代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 梁永;张志醒 |
| 主权项 | 权利要求书1．一种场效应晶体管(FET)，包括在其工作温度下未加偏置时具有本征导电的区域(106)和用于抑制本征区(106)中本征对载流子浓度的贡献的偏置装置，特征在于所述FET(100)还包括用于限定在源区(110)和漏区(112)间延伸的沟道的装置，使沟道不直的程度不超过50 nm以适于得到高的电流增益截止频率值。 | ||
| 地址 | 英国汉普郡 | ||