| 主权项 |
1.一种多晶片模组装置之封装方法,包含如下之步骤:提供一第一基板,该第一基板具有一第一表面和一与该第一表面相对的第二表面,该第一基板形成有数个电镀贯孔且在该第一基板的第二表面上系布设有预定的电路轨迹,在各电镀贯孔之孔壁上系电镀有一层与对应之电路轨迹电气连接的导电材料,在该第一基板的第二表面上系更设置有数个测试凸点,该等测试凸点系与对应的电路轨迹电气连接;提供一尺寸比该第一基板小的第二基板,该第二基板系在不覆盖该第一基板之测试凸点下被置放于该第一基板上,该第二基板具有一与该第一基板之第二表面黏接的第一表面和一与该第一表面相对的第二表面,在该第二基板的第二表面上系布设有预定的电路轨迹且系设置有数个测试凸点,该第二基板更形成有数个与该第一基板之对应之电镀贯孔对准的电镀贯孔和一穿孔以致于在该第二基板之穿孔之孔形成壁与该第一基板之间形成一第一晶元容置空间,在该第二基板之各电镀贯孔之孔壁上系电镀有一层与该第二基板之对应之电路轨迹及该第一基板之对应之电镀贯孔之导电材料电气连接的导电材料;利用一第一黏胶层把一第一晶元置放于该第一晶元容置空间内,该第一晶元具有一设置有数个黏接垫的黏接垫安装表面,该第一黏胶层具有一与该第一基板之第二表面黏接的第一黏接表面和一与该第一晶元之黏接垫安装表面黏接的第二黏接表面,该第一黏胶层系对应于该第一晶元之黏接垫形成有数个暴露该第一晶元之对应之黏接垫的窗孔,在各窗孔之孔形成壁与该第一晶元和该第一基板之间系形成一用以容置用于达成该第一晶元之黏接垫与该第一基板之对应之电路轨迹之电气连接之导电体的导电体容置空间;透过第一基板上的测试凸点对该第一晶元进行测试;提供一尺寸比该第二基板小的第三基板,该第三基板系在不覆盖该第二基板之测试凸点下被置放于该第二基板上,该第三基板具有一与该第二基板之第二表面黏接的第一表面和一与该第一表面相对的第二表面,在该第三基板的第二表面上系布设有预定的电路轨迹且系设置有数个测试凸点,该第三基板更形成有数个与该第二基板之对应之电镀贯孔对准的电镀贯孔和一与该第二基板之穿孔同轴心且系比该第二基板之穿孔大的穿孔,以致于在该第三基板之穿孔之孔形成壁与该第二基板之间形成一第二晶元容置空间,在该第三基板之各电镀贯孔之孔壁上系电镀有一层与该第三基板之对应之电路轨迹及该第二基板之对应之电镀贯孔之导电材料电气连接的导电材料;利用一第二黏胶层把一第二晶元置放于该第二晶元容置空间,该第二晶元具有一设置有数个黏接垫的黏接垫安装表面,该第二黏胶层具有一与该第二基板之第二表面黏接的第一黏接表面和一与该第二晶元之黏接垫安装表面黏接的第二黏接表面,该第二黏胶层系对应于该第二晶元之黏接垫形成有数个暴露该第二晶元之对应之黏接垫的窗孔,在该第二黏胶层之各窗孔之孔形成壁与该第二晶元和该第二基板之间系形成一用以容置用于达成该第二晶元之黏接垫与该第二基板之对应之电路轨迹之电气连接之导电体的导电体容置空间;透过第二基板上的测试凸点对该第二晶元进行测试;及将所有基板的边缘切齐到适当的尺寸。2.如申请专利范围第1项所述之多晶片模组装置之封装方法,更包含在该第一基板之第一表面与该第三基板之第二表面中之一者上对应于该等电镀贯孔设置数个锡球的步骤,该等锡球系与对应之电镀贯孔之导电材料电气连接。3.如申请专利范围第1项所述之多晶片模组装置之封装方法,在将所有基板之边缘切齐的步骤之前,更包含如下之步骤:提供一尺寸比该第三基板小的第四基板,该第四基板系在不覆盖该第三基板之测试凸点下被置放于该第三基板上,该第四基板具有一与该第三基板之第二表面黏接的第一表面和一与该第一表面相对的第二表面,在该第四基板的第二表面上系布设有预定的电路轨迹且系设置有数个测试凸点,该第四基板更形成有数个与该第三基板之对应之电镀贯孔对准的电镀贯孔和一与该第三基板之穿孔同轴心且系比该第三基板之穿孔大的穿孔,以致于在该第四基板之穿孔之孔形成壁与该第三基板之间形成一第三晶元容置空间,在该第四基板之各电镀贯孔之孔壁上系电镀有一层与该第四基板之对应之电路轨迹及该第三基板之对应之电镀贯孔之导电材料电气连接的导电材料;利用一第三黏胶层把一第三晶元置放于该第三晶元容置空间内,该第三晶元具有一设置有数个黏接垫的黏接垫安装表面,该第三黏胶层具有一与该第三基板之第二表面黏接的第一黏接表面和一与该第三晶元之黏接垫安装表面黏接的第二黏接表面,该第三黏胶层系对应于该第三晶元之黏接垫形成有数个暴露该第三晶元之对应之黏接垫的窗孔,在该第三黏胶层之各窗孔之孔形成壁与该第三晶元和该第三基板之间系形成一用以容置用于达成该第三晶元之黏接垫与该第三基板之对应之电路轨迹之电气连接之导电体的导电体容置空间;透过第三基板上的测试凸点对该第三晶元进行测试;提供一尺寸比该第四基板小的第五基板,该第五基板系在不覆盖该第四基板之测试凸点下被置放于该第四基板上,该第五基板具有一与该第四基板之第二表面黏接的第一表面和一与该第一表面相对的第二表面,在该第五基板的第二表面上系布设有预定的电路轨迹且系设置有数个测试凸点,该第五基板更形成有数个与该第四基板之对应之电镀贯孔对准的电镀贯孔和一与该第四基板之穿孔同轴心且系比该第四基板之穿孔大的穿孔,以致于在该穿孔之孔形成壁与该第四基板之间形成一第四晶元容置空间,在该第五基板之各电镀贯孔之孔壁上系电镀有一层与该第五基板之对应之电路轨迹及该第四基板之对应之电镀贯孔之导电材料电气连接的导电材料;利用一第四黏胶层把一第四晶元置放于该第四晶元容置空间内,该第四晶元具有一设置有数个黏接垫的黏接垫安装表面,该第四黏胶层具有一与该第四基板之第二表面黏接的第一黏接表面和一与该第四晶元之黏接垫安装表面黏接的第二黏接表面,该第四黏胶层系对应于该第四晶元之黏接垫形成有数个暴露该第四晶元之对应之黏接垫的窗孔,在该第四黏胶层之各窗孔之孔形成壁与该第四晶元和该第四基板之间系形成一用以容置用于达成该第四晶元之黏接垫与该第四基板之对应之电路轨迹之电气连接之导电体的导电体容置空间;透过第四基板上的测试凸点对该第四晶元进行测试;利用一第五黏胶层把一第五晶元安装于该第五基板上,该第五晶元具有一设置有数个黏接垫的黏接垫安装表面,该第五黏胶层具有一与该第五基板之第二表面黏接的第一黏接表面和一与该第五晶元之黏接垫安装表面黏接的第二黏接表面,该第五黏胶层系对应于该第五晶元之黏接垫形成有数个暴露该第五晶元之对应之黏接垫的窗孔,在该第五黏胶层之各窗孔之孔形成壁与该第五晶元和该第五基板之间系形成一用以容置用于达成该第五晶元之黏接垫与该第五基板之对应之电路轨迹之电气连接之导电体的导电体容置空间;及透过第五基板上的测试凸点对该第五晶元进行测试。4.如申请专利范围第3项所述之多晶片模组装置之封装方法,其中,在将所有基板之边缘切齐的步骤中,更包含形成一包封层于该第五晶元与该第五基板之第二表面之间的步骤。5.如申请专利范围第4项所述之多晶片模组装置之封装方法,其中,该包封层系由金属材料形成。6.如申请专利范围第4项所述之多晶片模组装置之封装方法,其中,该包封层系由环氧树脂形成。7.如申请专利范围第3项所述之多晶片模组装置之封装方法,更包含在该第一基板之第一表面与该第五基板之第二表面中之一者上对应于该等电镀贯孔设置数个锡球的步骤,该等锡球系与对应之电镀贯孔之导电材料电气连接。8.如申请专利范围第1项所述之多晶片模组装置之封装方法,其中,在置放该第一晶元于该第一晶元容置空间内的步骤中,更包含将一金属散热板安装于该第一晶元之与该黏接垫安装表面相对之底面上的步骤,且其中,在置放该第二晶元于该第二晶元容置空间内的步骤中,该第二黏胶层系对应于该第二基板之穿孔形成一通孔,以致于该第二晶元之没有设置黏接垫的黏接垫安装表面系与该第一晶元的金属散热板贴合一起。9.如申请专利范围第3项所述之多晶片模组装置之封装方法,其中,在置放该第一晶元于该第一晶元容置空间内的步骤中,更包含将一金属散热板安装于该第一晶元之与该黏接垫安装表面相对之底面上的步骤,且其中,在置放该第二晶元于该第二晶元容置空间内的步骤中,该第二黏胶层系对应于该第二基板之穿孔形成一通孔,以致于该第二晶元之没有设置黏接垫的黏接垫安装表面系与该第一晶元的金属散热板贴合一起。10.如申请专利范围第3项所述之多晶片模组装置之封装方法,其中,在置放该第二晶元于该第二晶元容置空间内的步骤中,更包含将一金属散热板安装于该第二晶元之与该黏接垫安装表面相对之底面上的步骤,且其中,在置放该第三晶元于该第三晶元容置空间内的步骤中,该第三黏胶层系对应于该第三基板之穿孔形成一通孔,以致于该第三晶元之没有设置黏接垫的黏接垫安装表面系与该第二晶元的金属散热板贴合一起。11.如申请专利范围第3项所述之多晶片模组装置之封装方法,其中,在置放该第三晶元于该第三晶元容置空间内的步骤中,更包含将一金属散热板安装于该第三晶元之与该黏接垫安装表面相对之底面上的步骤,且其中,在置放该第四晶元于该第四晶元容置空间内的步骤中,该第四黏胶层系对应于该第四基板之穿孔形成一通孔,以致于该第四晶元之没有设置黏接垫的黏接垫安装表面系与该第三晶元的金属散热板贴合一起。12.如申请专利范围第3项所述之多晶片模组装置之封装方法,其中,在置放该第四晶元于该第四晶元容置空间内的步骤中,更包含将一金属散热板安装于该第四晶元之与该黏接垫安装表面相对之底面上的步骤,且其中,在安装该第五晶元于该第五基板之第二表面上的步骤中,该第五黏胶层系对应于该第五基板之穿孔形成一通孔,以致于该第五晶元之没有设置黏接垫的黏接垫安装表面系与该第四晶元的金属散热板贴合一起。13.如申请专利范围第3项所述之多晶片模组装置之封装方法,其中,在安装该第五晶元于该第五基板之第二表面上的步骤中,更包含将一金属散热板安装于该第五晶元之与该黏接垫安装表面相对之底面上的步骤。14.如申请专利范围第3项所述之多晶片模组装置之封装方法,在安装该第五晶元于该第五基板之第二表面上之步骤之前,更包含如下之步骤:提供一尺寸比该第五基板小的第六基板,该第六基板系在不覆盖该第五基板之测试凸点下被置放于该第五基板,该第六基板具有一与该第五基板之第二表面黏接的第一表面和一与该第一表面相对的第二表面,在该第六基板的第二表面上系布设有预定的电路轨迹,该第六基板更形成有数个与该第五基板之对应之电镀贯孔对准的电镀贯孔和一与该第五基板之穿孔同轴心且系比该第五基板之穿孔大的穿孔,以致于在该穿孔之孔形成壁与该第五基板之间形成一用以容置该第五晶元的第五晶元容置空间,在该第六基板之各电镀贯孔之孔壁上系电镀有一层与该第六基板之对应之电路轨迹及该第五基板之对应之电镀贯孔之导电材料电气连接的导电材料。15.如申请专利范围第14项所述之多晶片模组装置之封装方法,其中,在将所有基板之边缘切齐的步骤中,更包含于各晶元与对应之基板之穿孔之间形成一包封层的步骤。16.如申请专利范围第15项所述之多晶片模组装置之封装方法,其中,该等包封层系由环氧树脂形成。17.一种多晶片模组装置之封装方法,包含如下之步骤:提供一基板单元,该基板单元系由第一至第三基板组成,该第一基板具有一第一表面和一与该第一表面相对的第二表面,该第一基板形成有数个电镀贯孔且在该第一基板的第二表面上系布设有预定的电路轨迹,在各电镀贯孔之孔壁上系电镀有一层与对应之电路轨迹电气连接的导电材料,在该第一基板的第二表面上系更设置有数个测试凸点,该等测试凸点系与对应的电路轨迹电气连接,该第二基板的尺寸系比该第一基板小,该第二基板系在不覆盖该第一基板之测试凸点下被置放于该第一基板上,该第二基板具有一与该第一基板之第二表面黏接的第一表面和一与该第一表面相对的第二表面,在该第二基板的第二表面上系布设有预定的电路轨迹且系设置有数个测试凸点,该第二基板更形成有数个与该第一基板之对应之电镀贯孔对准的电镀贯孔和一穿孔以致于在该第二基板之穿孔之孔形成壁与该第一基板之间形成一第一晶元容置空间,在该第二基板之各电镀贯孔之孔壁上系电镀有一层与该第二基板之对应之电路轨迹及该第一基板之对应之电镀贯孔之导电材料电气连接的导电材料,该第三基板的尺寸系比该第二基板小,该第三基板系在不覆盖该第二基板之测试凸点下被置放于该第二基板上,该第三基板具有一与该第二基板之第二表面黏接的第一表面和一与该第一表面相对的第二表面,在该第三基板的第二表面上系布设有预定的电路轨迹且系设置有数个测试凸点,该第三基板更形成有数个与该第二基板之对应之电镀贯孔对准的电镀贯孔和一与该第二基板之穿孔同轴心且系比该第二基板之穿孔大的穿孔,以致于在该第三基板之穿孔之孔形成壁与该第二基板之间形成一第二晶元容置空间,在该第三基板之各电镀贯孔之孔壁上系电镀有一层与该第三基板之对应之电路轨迹及该第二基板之对应之电镀贯孔之导电材料电气连接的导电材料;利用一第一黏胶层把一第一晶元置放于该第一晶元容置空间内,该第一晶元具有一设置有数个黏接垫的黏接垫安装表面,该第一黏胶层具有一与该第一基板之第二表面黏接的第一黏接表面和一与该第一晶元之黏接垫安装表面黏接的第二黏接表面,该第一黏胶层系对应于该第一晶元之黏接垫形成有数个暴露该第一晶元之对应之黏接垫的窗孔,在该第一黏胶层之各窗孔之孔形成壁与该第一晶元和该第一基板之间系形成一用以容置用于达成该第一晶元之黏接垫与该第一基板之对应之电路轨迹之电气连接之导电体的导电体容置空间;透过第一基板上的测试凸点对该第一晶元进行测试;利用一第二黏胶层把一第二晶元置放于该第二晶元容置空间内,该第二晶元具有一设置有数个黏接垫的黏接垫安装表面,该第二黏胶层具有一与该第二基板之第二表面黏接的第一黏接表面和一与该第二晶元之黏接垫安装表面黏接的第二黏接表面,该第二黏胶层系对应于该第二晶元之黏接垫形成有数个暴露该第二晶元之对应之黏接垫的窗孔,在该第二黏胶层之各窗孔之孔形成壁与该第二晶元和该第二基板之间系形成一用以容置用于达成该第二晶元之黏接垫与该第二基板之对应之电路轨迹之电气连接之导电体的导电体容置空间;透过第二基板上的测试凸点对该第二晶元进行测试;及将所有基板的边缘切齐到适当的尺寸。18.如申请专利范围第17项所述之多晶片模组装置之封装方法,更包含在该第一基板之第一表面与该第三基板之第二表面中之一者上对应于该等电镀贯孔设置数个锡球的步骤,该等锡球系与对应之电镀贯孔之导电材料电气连接。19.如申请专利范围第17项所述之多晶片模组装置之封装方法,其中,在提供该基板单元的步骤中,该基板单元更包含一第四基板和一第五基板,该第四基板的尺寸系比该第三基板小,该第四基板系在不覆盖该第三基板之测试凸点下被置放于该第三基板上,该第四基板具有一与该第三基板之第二表面黏接的第一表面和一与该第一表面相对的第二表面,在该第四基板的第二表面上系布设有预定的电路轨迹且系设置有数个测试凸点,该第四基板更形成有数个与该第三基板之对应之电镀贯孔对准的电镀贯孔和一与该第三基板之穿孔同轴心且系比该第三基板之穿孔大的穿孔,以致于在该第四基板之穿孔之孔形成壁与该第三基板之间形成一第三晶元容置空间,在该第四基板之各电镀贯孔之孔壁上系电镀有一层与该第四基板之对应之电路轨迹及该第三基板之对应之电镀贯孔之导电材料电气连接的导电材料,该第五基板的尺寸系比该第四基板小,该第五基板系在不覆盖该第四基板之测试凸点下被置放于该第四基板上,该第五基板具有一与该第四基板之第二表面黏接的第一表面和一与该第一表面相对的第二表面,在该第五基板的第二表面上系布设有预定的电路轨迹且系设置有数个测试凸点,该第五基板更形成有数个与该第四基板之对应之电镀贯孔对准的电镀贯孔和一与该第四基板之穿孔同轴心且系比该第四基板之穿孔大的穿孔,以致于在该穿孔之孔形成壁与该第四基板之间形成一第四晶元容置空间,在该第五基板之各电镀贯孔之孔壁上系电镀有一层与该第五基板之对应之电路轨迹及该第四基板之对应之电镀贯孔之导电材料电气连接的导电材料,且该封装方法在将所有基板之边缘切齐的步骤之前,更包含如下之步骤:利用一第三黏胶层把一第三晶元置放于该第三晶元容置空间,该第三晶元具有一设置有数个黏接垫的黏接垫安装表面,该第三黏胶层具有一与该第三基板之第二表面黏接的第一黏接表面和一与该第三晶元之黏接垫安装表面黏接的第二黏接表面,该第三黏胶层系对应于该第三晶元之黏接垫形成有数个暴露该第三晶元之对应之黏接垫的窗孔,在该第三黏胶层之各窗孔之孔形成壁与该第三晶元和该第三基板之间系形成一用以容置用于达成该第三晶元之黏接垫与该第三基板之对应之电路轨迹之电气连接之导电体的导电体容置空间;透过第三基板上的测试凸点对该第三晶元进行测试;利用一第四黏胶层把一第四晶元置放于该第四晶元容置空间内,该第四晶元具有一设置有数个黏接垫的黏接垫安装表面,该第四黏胶层具有一与该第四基板之第二表面黏接的第一黏接表面和一与该第四晶元之黏接垫安装表面黏接的第二黏接表面,该第四黏胶层系对应于该第四晶元之黏接垫形成有数个暴露该第四晶元之对应之黏接垫的窗孔,在该第四黏胶层之各窗孔之孔形成壁与该第四晶元和该第四基板之间系形成一用以容置用于达成该第四晶元之黏接垫与该第四基板之对应之电路轨迹之电气连接之导电体的导电体容置空间;透过第四基板上的测试凸点对该第四晶元进行测试;利用一第五黏胶层把一第五晶元安装于该第五基板上,该第五晶元具有一设置有数个黏接垫的黏接垫安装表面,该第五黏胶层具有一与该第五基板之第二表面黏接的第一黏接表面和一与该第五晶元之黏接垫安装表面黏接的第二黏接表面,该第五黏胶层系对应于该第五晶元之黏接垫形成有数个暴露该第五晶元之对应之黏接垫的窗孔,在该第五黏胶层之各窗孔之孔形成壁与该第五晶元和该第五基板之间系形成一用以容置用于达成该第五晶元之黏接垫与该第五基板之对应之电路轨迹之电气连接之导电体的导电体容置空间;及透过第五基板上的测试凸点对该第五晶元进行测试。20.如申请专利范围第19项所述之多晶片模组装置之封装方法,其中,在将所有基板之边缘切齐的步骤中,更包含形成一包封层于该第五晶元与该第五基板之第二表面之间的步骤。21.如申请专利范围第20项所述之多晶片模组装置之封装方法,其中,该包封层系由金属材料形成。22.如申请专利范围第20项所述之多晶片模组装置之封装方法,其中,该包封层系由环氧树脂形成。23.如申请专利范围第19项所述之多晶片模组装置之封装方法,更包含在该第一基板之第一表面与该第五基板之第二表面中之一者上对应于该等电镀贯孔设置数个锡球的步骤,该等锡球系与对应之电镀贯孔之导电材料电气连接。24.如申请专利范围第17项所述之多晶片模组装置之封装方法,其中,在置放该第一晶元于该第一晶元容置空间内的步骤中,更包含将一金属散热板安装于该第一晶元之与该黏接垫安装表面相对之底面上的步骤,且其中,在置放该第二晶元于该第二晶元容置空间内的步骤中,该第二黏胶层系对应于该第二基板之穿孔形成一通孔,以致于该第二晶元之没有设置黏接垫的黏接垫安装表面系与该第一晶元的金属散热板贴合一起。25.如申请专利范围第19项所述之多晶片模组装置之封装方法,其中,在置放该第一晶元于该第一晶元容置空间内的步骤中,更包含将一金属散热板安装于该第一晶元之与该黏接垫安装表面相对之底面上的步骤,且其中,在置放该第二晶元于该第二晶元容置空间内的步骤中,该第二黏胶层系对应于该第二基板之穿孔形成一通孔,以致于该第二晶元之没有设置黏接垫的黏接垫安装表面系与该第一晶元的金属散热板贴合一起。26.如申请专利范围第19项所述之多晶片模组装置之封装方法,其中,在置放该第二晶元于该第二晶元容置空间内的步骤中,更包含将一金属散热板安装于该第二晶元之与该黏接垫安装表面相对之底面上的步骤,且其中,在置放该第三晶元于该第三晶元容置空间内的步骤中,该第三黏胶层系对应于该第三基板之穿孔形成一通孔,以致于该第三晶元之没有设置黏接垫的黏接垫安装表面系与该第二晶元的金属散热板贴合一起。27.如申请专利范围第19项所述之多晶片模组装置之封装方法,其中,在置放该第三晶元于该第三晶元容置空间内的步骤中,更包含将一金属散热板安装于该第三晶元之与该黏接垫安装表面相对之底面上的步骤,且其中,在置放该第四晶元于该第四晶元容置空间内的步骤中,该第四黏胶层系对应于该第四基板之穿孔形成一通孔,以致于该第四晶元之没有设置黏接垫的黏接垫安装表面系与该第三晶元的金属散热板贴合一起。28.如申请专利范围第19项所述之多晶片模组装置之封装方法,其中,在置放该第四晶元于该第四晶元容置空间内的步骤中,更包含将一金属散热板安装于该第四晶元之与该黏接垫安装表面相对之底面上的步骤,且其中,在安装该第五晶元于该第五基板之第二表面上的步骤中,该第五黏胶层系对应于该第五基板之穿孔形成一通孔,以致于该第五晶元之没有设置黏接垫的黏接垫安装表面系与该第四晶元的金属散热板贴合一起。29.如申请专利范围第19项所述之多晶片模组装置之封装方法,其中,在安装该第五晶元于该第五基板之第二表面上的步骤中,更包含将一金属散热板安装于该第五晶元之与该黏接垫安装表面相对之底面上的步骤。30.如申请专利范围第19项所述之多晶片模组装置之封装方法,在安装该第五晶元于该第五基板之第二表面上之步骤之前,更包含如下之步骤:提供一尺寸比该第五基板小的第六基板,该第六基板系在不覆盖该第五基板之测试凸点下被置放于该第五基板,该第六基板具有一与该第五基板之第二表面黏接的第一表面和一与该第一表面相对的第二表面,在该第六基板的第二表面上系布设有预定的电路轨迹,该第六基板更形成有数个与该第五基板之对应之电镀贯孔对准的电镀贯孔和一与该第五基板之穿孔同轴心且系比该第五基板之穿孔大的穿孔,以致于在该穿孔之孔形成壁与该第五基板之间形成一用以容置该第五晶元的第五晶元容置空间,在该第六基板之各电镀贯孔之孔壁上系电镀有一层与该第六基板之对应之电路轨迹及该第五基板之对应之电镀贯孔之导电材料电气连接的导电材料。31.如申请专利范围第30项所述之多晶片模组装置之封装方法,其中,在将所有基板之边缘切齐的步骤中,更包含于各晶元与对应之基板之穿孔之间形成一包封层的步骤。32.如申请专利范围第31项所述之多晶片模组装置之封装方法,其中,该等包封层系由环氧树脂形成。图式简单说明:第一图至第七图系描绘本发明多晶片模组装置之封装方法之第一较佳实施例的示意侧视图;第八图系描绘在本发明第一较佳实施例中所使用之第一基板的示意平面图;第九图系描绘在本发明第一较佳实施例中所使用之黏胶层的示意立体图;第十图系描绘在本发明第一较佳实施例中所使用之另一黏胶层的示意立体图;第十一图系描绘使用本发明第一较佳实施例所制成之另一多晶片模组装置的示意侧视图;第十二图系描绘使用本发明第一较佳实施例所制成之又另一多晶片模组装置的示意侧视图;第十三图系描绘使用本发明第一较佳实施例所制成之再一多晶片模组装置的示意侧视图;及第十四图至第二十图系描绘本发明多晶片模组装置之封装方法之第二较佳实施例的示意侧视图。 |
