| 主权项 |
1.一种罩幕式唯读记忆体的制造方法,适用于当一罩幕式唯读记忆体与一其他种类的记忆体或逻帽元件整合在一起的一元件,该元件包括一基底,并已形成有复数条位元线、复数条字元线、一金属内介电层、一金属间介电层以及一金属内连线图案,该罩幕式唯读记忆体的制造方法包括:对该元件进行一微影制程,以定义出用以进行译码植入的一罩幕;以用以进行译码植入的该罩幕为一蚀刻罩幕,进行一蚀刻制程,以在该元件之该金属间介电层与该金属内介电层中形成一接触窗;进行一离子布植制程,在该元件之该基底中的一译码位置植入离子;将该微影制程所形成用以进行译码植入的该罩幕去除;以及形成一介电层以填满该接触窗。2.如申请专利范围第1项所述之罩幕式唯读记忆体的制造方法,其中该其他种类的记忆体或逻辑元件包括静态随机存取记忆体。3.如申请专利范围第1项所述之罩幕式唯读记忆体的制造方法,其中该金属间介电层、该金属内介电层以及该介电层经过一平坦化制程。4.如申请专利范围第3项所述之罩幕式唯读记忆体的制造方法,其中该平坦化制程所使用的方法包括化学机械研磨法。5.如申请专利范围第1项所述之罩幕式唯读记忆体的制造方法,其中该金属间介电层、该金属内介电层以及该介电层所使用的材料包括氧化矽。6.一种罩幕式唯读记忆体的制造方法,适用于当一罩幕式唯读记忆体与一其他种类的记忆体或逻辑元件整合在一起之时,该罩幕式唯读记忆体的制造方法包括:提供一基底;形成一埋入式位元线于该基底中;形成一闸极介电层覆盖该基底;形成一字元线于该闸极介电层表面;形成一金属内介电层覆盖该字元线与该闸极介电层;形成一导电插塞于该金属内介电层中,以与形成于该基底中之该埋入式位元线形成电性连接;形成一金属内连线图案于该金属内介电层的表面;形成一金属间介电层覆盖该金属内连线图案与该金属内介电层;进行一微影制程,以形成用以进行译码植入的一罩幕;以用以进行译码植入的该罩幕为一蚀刻罩幕,进行一蚀刻制程,以在该金属间介电层与该金属内介电层中形成一接触窗;进行一离子布植制程,在该基底中的一译码位置植入离子;将该微影制程所形成用以进行译码植入的该罩幕去除;以及形成一介电层以填满该接触窗。7.如申请专利范围第6项所述之罩幕式唯读记忆体的制造方法,其中该其他种类的记忆体或逻辑元件包括静态随机存取记忆体。8.如申请专利范围第6项所述之罩幕式唯读记忆体的制造方法,其中该金属间介电层、该金属内介电层以及该介电层经过一平坦化制程。9.如申请专利范围第8项所述之罩幕式唯读记忆体的制造方法,其中该平坦化制程所使用的方法包括化学机械研磨法。10.如申请专利范围第6项所述之罩幕式唯读记忆体的制造方法,其中该金属间介电层、该金属内介电层以及该介电层所使用的材料包括氧化矽。11.一种罩幕式唯读记忆体的制造方法,适用于当一罩幕式唯读记忆体与一静态随机存取记忆体整合在一起之时,该罩幕式唯读记忆体的制造方法包括:提供一基底;形成一埋入式位元线于该基底中;形成一闸极介电层覆盖该基底;形成一字元线于该闸极介电层表面;形成一金属内介电层覆盖该字元线与该闸极介电层;对该金属内介电层进行一第一平坦化制程;形成一导电插塞于该金属内介电层中,以与形成于该基底中之该埋入式位元线形成电性连接;形成一金属内连线图案于该金属内介电层的表面;形成一金属间介电层覆盖该金属内连线图案与该金属内介电层;对该金属间介电层进行一第二平坦化制程;进行一微影制程,以形成用以进行译码植入的一罩幕;以用以进行译码植入的该罩幕为一蚀刻罩幕,进行一蚀刻制程,以在该金属间介电层与该金属内介电层中形成一接触窗;进行一离子布植制程,在该基底中的一译码位置植入离子;将该微影制程所形成用以进行译码植入的该罩幕去除;形成一介电层以填满该接触窗;以及对该介电层进行一第三平坦化制程。12.如申请专利范围第11项所述之罩幕式唯读记忆体的制造方法,其中该第一、该第二与该第三平坦化制程所使用的方法包括化学机械研磨法。13.如申请专利范围第11项所述之罩幕式唯读记忆体的制造方法,其中该金属间介电层、该金属内介电层以及该介电层所使用的材料包括氧化矽。图式简单说明:第一图系绘示罩幕式唯读记忆体之金属内介电层,在经过化学机械研磨制程后,再进行译码植入制程,其具有不同厚度的金属内介电层之元件启始电压的示意图;第二图系绘示罩幕式唯读记忆体在金属内介电层形成前后,进行译码植入制程,元件饱和电流与译码植入所使用的微影制程之重叠间的关系示意图;第三图A、第四图A、第五图A、第六图A与第七图A系绘示依据本发明较佳实施例之一种罩幕式唯读记忆体沿字元线(Word Line)方向之制造流程结构剖面示意图;以及第三图B、第四图B、第五图B、第六图B与第七图B系绘示依据本发明较佳实施例之一种罩幕式唯读记忆体沿位元线(Bit Line)方向之制造流程结构剖面示意图。 |
