| 主权项 |
1.一种积体电路封装制程,该积体电路封装制程系在一晶粒黏贴于一承载器,且该晶粒已与该承载器电性连接后实施,该积体电路封装制程至少包括下列步骤:提供一密闭涂布室,该密闭涂布室至少包括一基座;在该基座上放置该晶粒与该承载器,以及一网版,其中该网版具有至少一网孔,且该晶粒与该承载器置于该网孔中;放置一封装胶在该网版上,且该封装胶事先经过预热处理;调整该密闭涂布室之压力至一第一压力,以进行一封装胶涂布制程,将该封装胶填入该网版之该网孔中,并覆盖该晶粒及该承载器;调整该密闭涂布室压力至一第二压力;以及调整该密闭涂布室压力至一第三压力,以进行一封装胶刮除制程,刮除多余之该封装胶。2.如申请专利范围第1项所述之积体电路封装制程,在该封装胶涂布及该封装胶刮除制程中,该基座对该封装胶进行加热。3.如申请专利范围第2项所述之积体电路封装制程,其中该基座对该封装胶的加热范围约为50至120℃。4.如申请专利范围第1项所述之积体电路封装制程,其中该封装胶的预热温度为40至90℃。5.如申请专利范围第1项所述之积体电路封装制程,其中该第一压力的范围约为0.01Torr至5Torr。6.如申请专利范围第1项所述之积体电路封装制程,其中当该封装胶黏度约为200至300Pas时,该第二压力的范围约为350Torr至1000Torr。7.如申请专利范围第1项所述之积体电路封装制程,其中当该封装胶黏度约为600至1000Pas时,则该第二压力的范围约为0.5至2.0Kg/cm2。8.如申请专利范围第1项所述之积体电路封装制程,其中该第三压力的范围约为5至20Torr。9.一种积体电路封装制程,该积体电路封装制程系在复数个晶粒分别黏贴于复数个承载器,且该些晶粒已与该些承载器电性连接后实施,该积体电路封装制程至少包括下列步骤:提供一密闭涂布室,该密闭涂布室至少包括一基座;在该基座上放置该些晶粒与该些承载器,以及一网版,其中该网版具有至少一网孔,且该些晶粒与该些承载器置于该网孔中;放置一封装胶在该网版上,且该封装胶事先经过预热处理;调整该密闭涂布室之压力至一第一压力,以进行一封装涂布制程,将该封装胶填入该网版之该网孔上,覆盖该些晶粒及该些承载器;调整该密闭涂布室压力至一第二压力;以及调整该密闭涂布室压力至一第三压力,以进行一封装胶刮除制程,刮除多余之该封装胶。10.如申请专利范围第9项所述之积体电路封装制程,在该封装胶涂布及该封装胶刮除制程中,该基座对该封装胶进行加热。11.如申请专利范围第10项所述之积体电路封装制程,其中该基座对该封装胶的加热范围约为50至120℃。12.如申请专利范围第9项所述之积体电路封装制程,其中该封装胶的预热温度约为40至90℃。13.如申请专利范围第9项所述之积体电路封装制程,其中该第一压力的范围约为0.01Torr至5Torr。14.如申请专利范围第9项所述之积体电路封装制程,其中当该封装胶黏度约为200至300Pas时,该第二压力的范围约为350Torr至1000Torr。15.如申请专利范围第9项所述之积体电路封装制程,其中当该封装胶黏度约为600至1000Pas时,则该第二压力的范围约为0.5至2.0Kg/cm2。16.如申请专利范围第9项所述之积体电路封装制程,其中该第三压力的范围约为5至20Torr。17.如申请专利范围第9项所述之积体电路封装制程,其中该积体电路封装制程更包括:移除该网版;固化该封装胶;以及切割该封装胶,使该些晶粒与该些承载器分别形成独立之积体电路封装。18.一种积体电路封装制程装置,其至少包括:一密闭涂布室;一压力控制装置,与该密闭涂布室相连;一基座,位于该密闭涂布室内;以及一封装胶来源,配置于该密闭涂布室中。19.如申请专利范围第18项所述之积体电路封装制程装置,其中该基座更包括一加热装置。20.如申请专利范围第18项所述之积体电路封装制程装置,其中该封装胶来源系由一真空塔槽所构成,该真空塔槽还包括一加热装置与一输出开口。21.一种积体电路封装制程装置,其至少包括:一密闭涂布室;一压力控制装置,与该密闭涂布室相连;一基座,位于该密闭涂布室内,其中该基座更包括一加热装置;以及一封装胶来源,其中该封装胶来源系由一真空塔槽构成,该真空塔槽更包括一加热装置及一输出开口。图式简单说明:第一图是绘示根据本发明一较佳实施例之积体电路封装制程设备之示意图;第二图A至第二图E是绘示根据本发明一较佳实施例之积体电路封装制程的剖面示意图;以及第三图是绘示根据本发明一较佳实施例之积体电路封装制程的时间与压力关系图。 |
