半导体晶粒之测试结构

摘要

一种半导体晶粒之测试结构，用以测试封装前之半导体晶粒，其包括一载具承载半导体晶粒，并且利用一薄膜作为外部测试信号输入／输出半导体晶粒的传输界面，该薄膜表面具有许多导电凸块，提供与半导体晶粒表面之电路接点接触，薄膜的边缘具有许多导电端子经由线路与导电凸块电连接，于薄膜上方有一夹板，藉由夹板与载具之间夹挤，使导电凸块与电路接点维持良好的接触。应用本创作对于封装前的晶粒进行测试，能够预先筛选不合格的半导体晶粒，减少后续封装制程的损失。

主权项

1.一种半导体晶粒之测试结构,用以测试封装前之半体晶粒,该半导体晶粒表面具有许多电路接点,该测试结构包括:一载具,其包括一基板用以承载该半导体晶粒,该基板具有许多穿孔,以便使该晶粒吸附于该基板表面,该基板之周缘并设有数支定位柱;一薄膜,其周缘形成数个第一定位孔分别套接至该载具之该数支定位柱,该薄膜朝向该基板之一面具有许多导电凸块,藉以接触该半导体晶粒表面之该许多电路接点,每一该导电凸块经由线路电连接至该薄膜边缘之导电端子;以及一夹板,位于该薄膜上方,该夹板之周缘具有数个第二定位孔分别套接至该载具之该定位柱,藉由该夹板与该基板之间夹挤,使该晶粒表面之该电路接点与该薄膜表面之该导电凸块维持良好的接触,其中该夹板的尺寸小于该薄膜,使该薄膜边缘的该许多导电端子露出。2.如申请专利范围第1项所述之半导体晶粒之测试结构,其中该第一定位孔之尺寸大于该定位柱的尺寸,使该定位孔套接于该定位柱仍有移动的空间。图式简单说明:第一图系本创作之一实施例。第二图系第一图所示装置应用于现行测试基座之示意图。