发明名称 半导体元件之制作方法
摘要 本发明包含形成第一导电层于一基板之上,接着一介电层形成于第一导电层之上,下一步骤为形成一光阻图案于第一导电层之上,矽化光阻接着形成于光阻图案表面,随后去除上表面之矽化光阻,然后将光阻图案去除,接着利用上述之残余矽化光阻,将其图案转移至介电层,形成一氧化层于第一导电层表面,利用氧化层作为蚀刻罩幕蚀刻第一导电层以形成沟渠于第一导电层之中,随后,再将氧化物去除,接着定义电容之第一储存电极,下一步骤为沿着第一储存电极的表面沈积一介电层做为电容介电层,最后第二导电层形成于上述之电容介电层之上做为电容之第二储存电极。
申请公布号 TW445637 申请公布日期 2001.07.11
申请号 TW088103339 申请日期 1999.03.04
申请人 世界先进积体电路股份有限公司 发明人 曾鸿辉
分类号 H01L27/108 主分类号 H01L27/108
代理机构 代理人 蔡坤财 台北巿松江路一四八号十二楼
主权项 1.一种制作积体电路之电容器方法,该方法至少包含:形成一介电层于一基板之上;形成第一导电层于该介电层之上形成一光阻图案于该第一导电层之上;形成矽化光阻于该光阻图案之表面;去除位于该光阻图案上表面之该矽化光阻以曝露该光阻图案,该矽化光阻残留于该光阻图案之侧壁;去除该光阻图案;以该矽化光阻做为蚀刻罩幕,蚀刻该介电层;去除该矽化光阻;形成氧化层于该第一导电层上被该介电层曝露之部份;以该氧化层作为蚀刻罩幕蚀刻该介电层及该第一导电层俾使形成沟渠于该第一导电层之中;去除该氧化层;蚀刻该第一导电层以定义该电容器之第一电极;形成电容介电薄膜于该第一电容电极之表面;及形成第二导电层于该电容介电薄膜之上做为该电容器之第二电极。2.如申请专利范围第1项之电容器制作方法,其中形成上述之矽化光阻为在含矽环境中加热形成。3.如申请专利范围第2项之电容器制作方法,在执行上述之加热步骤之前,更包含利用光照射该光阻图案。4.如申请专利范围第1项之电容器制作方法,其中上述之第一导电层系选自掺掺杂之复晶矽(doped polysilicon)、同步掺杂制程之复晶矽(in-situ doped polysilicon)组成之族群之一。5.如申请专利范围第1项之电容器制作方法,其中上述之第二导电层系选自掺掺杂之复晶矽(dopedpolysilicon)与同步掺杂制程之复晶矽(in-situ dopedpolysilicon)、金属与合金组成之族群之一。6.如申请专利范围第1项之电容器制作方法,其中上述之矽化光阻厚度约为100至1000埃之间。7.如申请专利范围第1项之电容器制作方法,其中上述之矽化光阻系利用电浆去除。8.如申请专利范围第1项之电容器制作方法,其中上述之矽化光阻系利用物理性轰击去除。9.如申请专利范围第1项之电容器制作方法,其中上述之介电层系选自N/O复合薄膜,O/N/O复合薄膜、BST与Ta2O5所组成之族群之一。10.如申请专利范围第1项之电容器制作方法,其中完成上述之矽化光阻之后,将该矽化光阻至于含氧环境中处理,以增加对矽材质之蚀刻选择率。11.如申请专利范围第1项之电容器制作方法,其中上述之介电层包含氮化矽。12.一种形成柱状结构之方法,该方法至少包含:形成一介电层于一基板之上;形成第一导电层于该介电层之上;形成一光阻图案于该第一导电层之上;形成矽化光阻于该光阻图案之表面;去除位于该光阻图案上表面之该矽化光阻以曝露该光阻图案,该矽化光阻残留于该光阻图案之侧壁;去除该光阻图案;以该矽化光阻做为蚀刻罩幕,蚀刻该介电层;去除该矽化光阻;形成氧化层于该第一导电层上被该介电层曝露之部份;以该氧化层作为蚀刻罩幕蚀刻该介电层及该第一导电层俾使形成沟渠于该第一导电层之中;去除该氧化层;及蚀刻该第一导电层以定义导电层图案。13.如申请专利范围第12项之方法,其中形成上述之矽化光阻为在含矽环境中加热形成。14.如申请专利范围第13项之方法,其中在执行该加热步骤之前,更包含利用光照射该光阻图案。15.如申请专利范围第12项之方法,其中上述之矽化光阻厚度约为100至1000埃之间。16.如申请专利范围第12项之方法,其中上述之矽化光阻系利用电浆去除。17.如申请专利范围第12项之方法,其中上述之矽化光阻系利用物理性轰击去除。18.如申请专利范围第12项之方法,其中完成上述之矽化光阻之后,将该矽化光阻至于含氧环境中处理,以增加对矽材质之蚀刻选择率。19.如申请专利范围第12项之方法,其中上述之介电层包含氮化矽。图式简单说明:第一图为本发明之形成光阻图案于氮化矽层之截面图。第二图为本发明之形成矽化光阻的截面图。第三图为本发明之去除上表面之矽化光阻的截面图。第四图为本发明之去除光阻的截面图。第五图为本发明之矽化光阻作为蚀刻罩幕将氮化矽层蚀刻的截面图。第六图为本发明之去除矽化光阻的截面图。第七图为本发明之形成氧化层于第一导电层之上之截面图。第八图为本发明之以氧化层作为罩幕蚀刻该第一导电层之截面图。第九图为本发明之去除氧化层之截面图。第十图为本发明之形成介电层、第二导电层之截面图。
地址 新竹科学工业园区新竹县园区三路一二三号