| 主权项 |
1.一种免增光罩可整合金属矽化物与自我对准接触窗制程,其步骤包括:(a)提供一包含逻辑区以及记忆区之半导体基底,其中该逻辑区以及该记忆区并分别包含至少有一MOS,且该MOS包含一闸极、一源极/汲极,以及一位于该闸极上方供定义闸极用的保护层以及硬罩幕层,其中在该闸极结构两侧更含有一侧壁子;(b)形成一第一绝缘层于该逻辑区以及该记忆区之表面;(c)形成一下光阻层于该第一绝缘层上;(d)形成一上光阻层于该记忆区中之该下光阻层上;(e)去除该逻辑区中位在该保护层以上区域之该下光阻层、该第一绝缘层、该硬罩幕层以及部分该侧壁子;(f)去除该逻辑区中之该保护层;(g)去除该逻辑区内残余的下光阻层以及该源/汲极上之第一绝缘层;(h)去除该记忆区内之该上光阻层及下光阻层;(i)在该逻辑区中之MOS之闸极以及该源极/汲极表面分别形成一自我对准耐热金属矽化物;以及(j)形成一第二绝缘层于该逻辑区以及该记忆区表面,并在该记忆区内形成一自我对准接触开口,裸露出该源极/汲极之基底表面。2.如申请专利范围第1项所述之制程,其中该第一绝缘层是二氧化矽层。3.如申请专利范围第1项所述之制程,其中该下光阻层是由对光、有机溶剂、以及光阻显影剂均不反应之材质所构成。4.如申请专利范围第3项所述之制程,其中该下光阻层组成之通式如下所示:5.如申请专利范围第4项所述之制程,其中该下光阻层可选自BARLi、XHRi-11.以及SWK365D所构成之族群。6.如申请专利范围第1项所述之制程,其中在该步骤e中之该逻辑区中的部分该下光阻层是利用乾蚀性法加以去除的。7.如申请专利范围第6项所述之制程,其中该乾蚀刻法所用的离子源是O2/N2。8.如申请专利范围第1项所述之制程,其中该硬罩幕层是以F base之chemistry蚀刻去除。9.如申请专利范围第1项所述之制程,其中该自我对准矽化物形成之方法是先在该逻辑区以及该记忆区表面形成一耐热金属,然后经过两阶段的快速热回火处理,并在该逻辑区之闸极以及源极/汲极表面形成一自我对准的耐热金属矽化物。10.如申请专利范围第9项所述之制程,其中该耐热金属是选自钛、钨所构成之之群。11.如申请专利范围第10项所述之制程,其中该耐热金属是矽化钛。12.如申请专利范围第10项所述之制程,其中该耐热金属是矽化钨。13.如申请专利范围第1项所述之制程,其中该第二绝缘层是二氧化矽层。14.如申请专利范围第1项所述之制程,其中更包括形成一连接该自我准接触窗下的该源极/汲极之导电层之步骤。15.如申请专利范围第14项所述之制程,其中该导电层是金属层。16.如申请专利范围第14项所述之制程,其中该导电层是复晶矽层。17.如申请专利范围第14项所述之制程,其中该导电层是用来作一电容器之下层电极。18.如申请专利范围第14项所述之制程,其中该导电层是用来作位元线。图式简单说明:第一图A-第一图E是剖面示意图,显示的是根据本发明之免增光罩可整合金属矽化物与自我对准接触窗制程。 |
