| 主权项 |
1.一种用于在互补金氧半导体(CMOS)制程中于一基质上制造一高电压金氧半导体(MOS)电晶体与一低电压N型金氧半导体(NMOS)电晶体以及一低电压P型金氧半导体(PMOS)电晶体之方法,其包含:-于具备开口之该基质上产生一罩遮,n-井区域定义于此以被置于该基质内而用于该高电压MOS电晶体与低电压PMOS电晶体,-经由该罩遮开口对该基质掺入杂质以便在相同的处理步骤中产生n-井区域而用于该高电压MOS电晶体与低电压PMOS电晶体两者,-移除罩遮,-在该基质上沉积一保护膜,-移去除了用在高电压MOS电晶体与低电压NMOS及PMOS电晶体之源极,闸极及汲极区域所在之处的保护罩遮,-将该基质曝光于一氧化环境之下以在未由保护膜所覆盖的区域上产生一氧化物,-移除其余的保护膜,-藉由在该基质上产生一薄膜,沉积一层多矽层以及布型该多矽层以定义用于高电压MOS电晶体与低电压NMOS及PMOS电晶体之闸极区域,-在相同的处理步骤中定义对应于该源极及汲极区域用于低电压NMOS电晶体及用于高电压MOS电晶体之n+区域。2.如申请专利范围第1项之方法,其特征为被布型作为一闸极而用于该高电压MOS电晶体之该多矽延伸超过该氧化物边缘,因而在该高电压MOS电晶体之闸极下之氧化物厚度不同分别地朝向该源极及汲极。3.如申请专利范围第2项之方法,其特征为位于源极侧上及汲极侧上之该闸极下氧化物的厚度差乃被选择成为大于10倍。4.如申请专利范围第1项之方法,其特征为该高电压MOS电晶体之通道长度系由位于用于定义n-井区域及闸极多矽之罩遮间的配合所决定。5.如申请专利范围第1项之方法,其特征为该高电压MOS电晶体可忍受两倍于低电压电晶体之压。6.如申请专利范围第1项之方法,其特征为该低电压NMOS电晶体及高电压MOS电晶体之临界电压系为相同。7.如申请专利范围第1项之方法,其特征为该基质系被选择为一p-型基质。8.如申请专利范围第1项之方法,其特征为所选择以包含之该基质系为位于一不同的掺入杂质的基质上之一p-型矽层。9.如申请专利范围第1项之方法,其特征为该高电压MOS电晶体系被使用作为一类比线驱动器,而同时该低电压CMOS电晶体被使用作AD/DA(类比-数位/数位-类比)转换器。图式简单说明:第一图系为具备罩遮2及开口3之基质1之横剖面视图;第二图系为具备罩遮2及开口3之基质1之上视图;第三图系为基质1于生产n-井区域4及5之后之横剖面视图;第四图系为基质1在部分保护膜被移除后之横剖面视图;第五图系为基质1于不被保护膜6所覆盖之区域上产生氧化物后之横剖面视图;第六图系为基质1已加以氧化后之上视图;第七图系用以说明闸极区域8,9和10之形成;第八图系用以说明n+区域中源极及汲极之形成;第九图系用以说明p+区域中源极及汲极之形成;第十图系为高电压MOS电晶体及低电压电晶体之横剖面比较,第十一图系用以说明由顶部所见之布局;第十二图系为一对称环绕在中间之汲极区域之高电压MOS电晶体之横剖面图。 |
