| 摘要 |
<p>본 발명에 따른 반도체 메모리 장치는 메인 메모리 셀 어레이, 리던던트 메모리 셀 어레이, 행 디코더, 열 디코더, Y-게이트 회로, 메인 센스 앰프 및 기입 구동 회로, 리던던트 센스 앰프 및 기입 구동 회로, 리던던트 선택 회로, 멀티플렉서 그리고 데이터 입/출력 버퍼를 포함한다. 상기 리던던트 선택 회로는 메모리 셀 어레이, 기입 제어 회로, 제 1의 디코더, Y-게이트 회로, 센스 앰프 및 기입 구동 회로 그리고 제 2의 디코더를 포함한다. 상기 리던던트 선택 회로는 테스트 동작, 기입 동작 그리고 독출 동작 동안에, 외부로부터 인가되는 열 어드레스에 따라 리던던트 메모리 셀 어레이 내의 리던던트 메모리 셀들로/로부터 입/출력되는 입/출력 데이터를 선택하는 복수 비트의 리던던트 선택 신호들을 출력한다. 상기한 바와 같이, 테스트 동작 동안에, 상기 리던던트 선택 회로가 리던던트 메모리 셀들로/로부터 입/출력되는 입/출력 데이터를 선택함으로써, 별도의 테스트 회로의 추가 없이, 메인 메모리 셀들뿐만 아니라, 리던던트 메모리 셀들의 결함 여부가 테스트되어, 반도체 메모리 장치의 신뢰성 및 반도체 제조 공정의 수율이 높아진다.</p> |
