发明名称 晶片焊垫结构及其制程
摘要 一种晶片焊垫结构,在铜导线的布局上,底部铜镶嵌金属层配置于元件区域及焊垫区域,其余之铜镶嵌金属层仅配置于元件区域,而焊垫区域的介电层形成一开口以露出部份底部铜镶嵌金属层,而形成一焊垫于开口中与底部铜镶嵌金属层电性连接。
申请公布号 TW471147 申请公布日期 2002.01.01
申请号 TW090105278 申请日期 2001.03.07
申请人 联华电子股份有限公司 发明人 林建兴
分类号 H01L23/488 主分类号 H01L23/488
代理机构 代理人 詹铭文 台北巿罗斯福路二段一○○号七楼之一
主权项 1.一种晶片焊垫结构,其包括:一基底,其具有一焊垫区域及一元件区域;复数个元件配置于该元件区域;一金属内连线结构配置于该些元件上,并与该些元件电性连接,其中该金属内连线结构至少由复数层图案化铜金属层及复数层介电层交替叠合形成,该些介电层分别具有复数个介层窗插塞,使得该些图案化铜金属层彼此电性连接,其中该些图案化铜金属层中最邻近该基底为一底图案化铜金属层,其配置于该元件区域及该焊垫区域,其余之该些图案化铜金属层仅配置于该元件区域,该些介电层位于该焊垫区域具有复数个开口,用以暴露出部分该底图案化铜金属层;以及复数个焊垫,分别配置于该些开口及该些开口附近的区域,且该些焊垫分别与该底图案化铜金属层电性连接。2.如申请专利范围第1项所述的晶片焊垫结构,其中该内金属连线结构还包括至少一图案化导电层及复数层内介电层交替叠合,配置于该些元件与该底图案化铜金属层之间,并电性连接该些元件与该些图案化铜金属层。3.如申请专利范围第1项所述的晶片焊垫结构,其中该些介电层的材料为低介电系数材料。4.如申请专利范围第1项所述的晶片焊垫结构,其中该些介电层为系选自由氧化矽,氮化矽,氧氮化矽,磷矽玻璃(PSG),硼磷矽玻璃(BPG),矽酸盐及矽氧烷所组成的族群之一。5.如申请专利范围第2项所述的晶片焊垫结构,其中该图案化导电层之材质包括多晶矽。6.如申请专利范围第1项所述的晶片焊垫结构,其中更包括一保护层,配置于该些焊垫表面,并分别暴露该些焊垫的部分表面。7.一种晶片焊垫制程,其包括:提供一基底,其具有一焊垫区域及一元件区域;形成复数个元件配置于该元件区域;形成一金属内连线结构于该些元件上,并与该些元件电性连接,其中该金属内连线结构至少由复数层图案化铜金属层及复数层介电层交替叠合形成,该些介电层分别具有复数个介层窗插塞,使得该些图案化铜金属层彼此电性连接,其中该些图案化铜金属层中最邻近该基底为一底图案化铜金属层,其配置于该元件区域及该焊垫区域,其余之该些图案化铜金属层仅配置于该元件区域;定义该些介电层,于该焊垫区域形成复数个开口,用以暴露出部分该区图案化铜金属层;以及形成一金属层于该金属内连线结构表面,并定义该金属层以形成复数个焊垫,分别配置于该些开口及该些开口附近的区域,且该些焊垫分别与该底图案化铜金属层电性连接。8.如申请专利范围第7项所述的晶片焊垫制程,其中该金属内连线结构中该些图案化铜金属层的制造方法包括金属镶嵌制程。9.如申请专利范围第7项所述的晶片焊垫制程,其中该内金属连线结构还包括至少一图案化导电层及复数层内介电层交替叠合,配置于该些元件与该底图案化铜金属层之间,并电性连接该些元件与该些图案化铜金属层。10.如申请专利范围第7项所述之晶片焊垫制程,其中该图案化导电层之材质包括多晶矽。11.如申请专利范围第7项所述之晶片焊垫制程,其中该些介电层之材质为低介电系数材料。12.如申请专利范围第7项所述之晶片焊垫制程,其中该些介电层为系选自由氧化矽,氮化矽,氧氮化矽,磷矽玻璃(PSG),硼磷矽玻璃(BPG),矽酸盐及矽氧烷所组成的族群之一。13.如申请专利范围第7项所述之晶片焊垫制程,其中定义该些介电层的步骤系以反应性离子蚀刻法进行。14.如申请专利范围第7项所述之晶片焊垫制程,其中定义该些介电层前还包括形成一保护层于该些介电层表面,且定义该些介电层时同时定义该保护层。15.如申请专利范围第7项所述之晶片焊垫制程,其中更包括形成一保护层于该些焊垫表面,并定义该保护层以分别暴露该些焊垫的部分表面。图式简单说明:第一图A到第一图C系示意地显示一种习知镶嵌结构之制法;第二图A-第二图D系为示意地显示根据本发明之一较佳具体实施例的镶嵌结构之制法;及第三图系为根据本发明之一较佳具体实施例,显示具有元件区域与焊垫区域之积体电路元件的概示图。
地址 新竹科学工业园区新竹市力行二路三号