| 主权项 |
1.一种形成多层半导体结构之方法,其包括一基材,上层放置有第一绝缘层,该第一绝缘层系具有顶面,而该方法系包括步骤:(a)于该第一绝缘层中形成具有不同深度之第一渠沟及第二渠沟;(b)于该第一及第二渠沟中形成第二绝缘层;(c)于该第一及第二渠沟中形成一多晶矽材料,使得该第一及第二渠沟实质充填多晶矽材料;(d)自该第一及第二渠沟去除一部分多晶矽材料,使得该第一绝缘层之顶面与残留于该第一及第二渠沟中之各多晶矽材料顶面非共平面;(e)于该第一及第二渠沟中形成一植入障壁;及(f)处理位于该第一及第二渠沟中之植入障壁,使得其一顶面系实质与该第一绝缘层之顶面共平面。2.如申请专利范围第1项之方法,其中该步骤(d)系包括各向异性地蚀刻该多晶矽材料。3.如申请专利范围第1项之方法,其中该步骤(f)系包括抛光该植入障壁之顶面。4.如申请专利范围第1项之方法,其中该步骤(e)系包括于该第一及第二渠沟中之多晶矽材料上沉积氮化钛。5.如申请专利范围第1项之方法,其中该步骤(e)系包括于该第一及第二渠沟中之多晶矽材料上沉积氮化矽。6.如申请专利范围第1项之方法,其中该步骤(e)系包括于该第一及第二渠沟中之多晶矽材料上沉积氮化钽。7.如申请专利范围第1项之方法,其中该步骤(e)系包括于该第一及第二渠沟中之多晶矽材料上沉积氮化钨。8.如申请专利范围第1项之方法,其中该步骤(e)系包括于该第一及第二渠沟中之多晶矽材料上沉积氮化锆。9.如申请专利范围第1项之方法,其中该步骤(a)系包括先形成一第一渠沟,之后形成一第二渠沟,较该第一渠沟浅。10.如申请专利范围第1项之方法,其另外包括植入离子以于该基材中形成LDD区之步骤,该植入障壁防止植入离子渗透至该多晶矽材料中。11.如申请专利范围第10项之方法,其另外包括植入离子以于该基材中形成源极及汲极区之步骤,该植入障壁防止植入离子渗透至该多晶矽材料中。12.如申请专利范围第11项之方法,其另外包括使该多层结构退火之步骤。13.如申请专利范围第1项之方法,其中该步骤(c)系包括于该第一渠沟中形成多晶矽以形成第一结构,及于该第二渠沟中形成多晶矽以形成第二结构。14.如申请专利范围第13项之方法,其另外包括形成两个第一结构及两个第二结构。15.如申请专利范围第14项之方法,其另外包括使该两第一结构及该两第二结构互连,以形成一SRAM单元之步骤。16.如申请专利范围第14项之方法,其另外包括使该两第一结构及该两第二结构互连,以形成一DRAM单元之步骤。17.如申请专利范围第1项之方法,其中该步骤(c)系包括于该第一及第二渠沟中形成单一多晶矽材料层,使得该第一及第二渠沟实质充填该单一层多晶矽材料。18.如申请专利范围第1项之方法,其中该步骤(c)系包括于该第一及第二渠沟中形成多层多晶矽材料层,使得该第一及第二渠沟实质充填该多层多晶矽材料。19.如申请专利范围第1项之方法,其另外包括步骤:去除该第一绝缘层;及植入离子以于该基材中形成LDD区,该植入障壁系防止植入离子渗入该多晶矽材料中。20.如申请专利范围第19项之方法,其另外包括步骤:于该半导体结构上形成一间隔物氧化物;及植入离子以于该基材中之汲极区中形成一源极,该植入障壁防止植入离子渗入该多晶矽材料中。21.一种半导体装置,其包括一基材,上层放置有第一绝缘层,该第一绝缘层系具有顶面,该装置包括:具有不同深度之第一渠沟及第二渠沟,其系在该第一绝缘层中;第二绝缘层,其系在该第一及第二渠沟中;多晶矽材料,在该第一及第二渠沟中并实质充填该第一及第二渠沟,其中在该第一及第二渠沟中之各多晶矽材料顶面和该第一绝缘层顶面非共平面;及植入障壁,其系在该第一及第二渠沟中,其中该植入障壁顶面和该第一绝缘层顶面系实质共平面。22.如申请专利范围第21项之装置,其中该半导体装置系包括一电阻器及一电晶体。23.如申请专利范围第21项之装置,其中该半导体装置系包括一电容器及一电晶体。24.一种动态随机存取记忆体装置,其包括一基材,上层放置有第一绝缘层,该第一绝缘层系具有顶面,该装置包括:具有不同深度之第一渠沟及第二渠沟,其系在该第一绝缘层中;第二绝缘层,其系在该第一及第二渠沟中;多晶矽材料,在该第一及第二渠沟中并实质充填该第一及第二渠沟,其中在该第一及第二渠沟中之各多晶矽材料顶面和该第一绝缘层顶面非共平面;及植入障壁,其系在该第一及第二渠沟中,其中该植入障壁顶面和该第一绝缘层顶面系实质共平面。25.一种静态随机存取记忆体装置,其包括一基材,上层放置有第一绝缘层,该第一绝缘层系具有顶面,该装置包括:具有不同深度之第一渠沟及第二渠沟,其系在该第一绝缘层中;第二绝缘层,其系在该第一及第二渠沟中;多晶矽材料,在该第一及第二渠沟中并实质充填该第一及第二渠沟,其中在该第一及第二渠沟中之各多晶矽材料顶面和该第一绝缘层顶面非共平面;及植入障壁,其系在该第一及第二渠沟中,其中该植入障壁顶面和该第一绝缘层顶面系实质共平面。26.一种多层半导体结构,包括:一基材;一第一绝缘层,配置于该基材上,其中具有深度相异之第一及第二渠沟;一第二绝缘层,配置于该第一及第二渠沟内;一多晶矽层,配置于该第一及第二渠沟中,覆盖该第二绝缘层;及一植入障壁,配置于该第一及第二渠沟中,覆盖该多晶矽层,藉着去除该多晶矽层位于该第一及第二渠沟中之部分而形成,以于其中产生空隙,并于该空隙中形成该植入障壁。27.如申请专利范围第26项之多层半导体结构,其中该结构系为一积体电路。28.如申请专利范围第27项之多层半导体结构,其中该积体电路系为动态随机存取记忆器单元。29.如申请专利范围第27项之多层半导体结构,其中该积体电路系为静态随机存取记忆器单元。30.如申请专利范围第27项之多层半导体结构,其中该结构系包括一电阻器及一电晶体。图式简单说明:第一图-第四图系表示于本发明方法连续制造阶段期间之多层双个多晶矽结构;第五图系表示第一图-第四图去除该第一绝缘层之多层双个多晶矽结构;第六图系表示第五图具有间隔物氧化物之结构;且第七图-第九图系表示根据本发明方法构成之例示MOS积体电路。 |
