发明名称 Delay locked loop for reducing phase locking time
摘要 <p>본 발명은 외부 클럭 신호의 위상과 일치하는 내부 클럭 신호 생성 시의 위상 고정 시간을 줄인 지연고정루프를 제공하기 위한 것으로, 이를 위해 본 발명의 지연고정루프는 외부 클럭 신호를 입력받아 버퍼링하는 버퍼링 수단; 다수의 단위 지연 소자로 이루어져, 상기 버퍼링 수단으로부터 출력되는 버퍼링된 상기 외부 클럭 신호를 입력받아 소정 시간 지연하여 내부 클럭 신호로 출력하는 지연 라인 수단; 상기 외부 클럭 신호 및 상기 내부 클럭 신호를 입력받아 서로의 위상을 비교한 후 제1 내지 제4 위상 비교 결과 신호를 출력하는 위상 비교 수단; 및 상기 외부 클럭 신호, 위상 고정 시 인에이블되는 프리페치 신호 및 상기 위상 비교 결과 신호에 응답하여 2진 탐색 고정 방식 시퀀스를 수행하고, 상기 지연 라인 수단의 지연 시간을 결정하는 다수의 지연 제어 신호를 상기 다수의 단위 지연 소자로 출력하기 위한 제어 수단을 포함하여 이루어지며, 상기 제어 수단은, 상기 다수의 지연 제어 신호를 출력하기 위한 다수의 단위 쉬프팅부로 이루어지는 쉬프팅 수단; 상기 프리페치 신호가 인에이블될 때 상기 외부 클럭 신호에 응답하여 카운팅 동작을 수행하는 다수의 카운팅 수단; 상기 카운팅 수단으로부터의 카운팅 결과 신호를 입력받아 저장하기 위한 저장 수단; 상기 제1 및 제2 위상 비교 결과 신호에 응답하여 상기 저장 수단을 리셋하기 위한 리셋 수단; 상기 제3 및 제4 위상 비교 결과 신호에 응답하여 상기 저장 수단을 셋하기 위한 셋 수단; 상기 저장 수단에 연결되어, 디코딩 동작을 수행하기 위한 디코딩 수단; 상기 카운팅 수단으로부터의 카운팅 결과 신호에 응답하여 상기 2진 탐색 고정 방식 시퀀스 동작을 제어하는 제어 신호를 상기 외부 클럭 신호에 동기시켜 출력하기 위한 제어 신호 발생 수단; 및 상기 제1 및 제4 위상 비교 결과 신호와 상기 제어 신호에 응답하여 상기 쉬프팅 수단의 쉬프트 동작을 제어하기 위한 제1 내지 제4 쉬프트 제어 신호를 출력하기 위한 쉬프트 제어 신호 발생 수단을 포함한다.</p>
申请公布号 KR100324599(B1) 申请公布日期 2002.02.16
申请号 KR19990024733 申请日期 1999.06.28
申请人 null, null 发明人 김용후
分类号 H03L7/081 主分类号 H03L7/081
代理机构 代理人
主权项
地址