| 摘要 |
<p>본 발명은 전도용 배선으로 이용되는 도프드 폴리실리콘 또는 텅스텐 실리사이드 또는 폴리사이드 재질의 박막 배선이 후속 열공정에 의해 변형되는 현상을 방지하기 위해 배선의 패터닝전에 열공정을 진행하여 후속 열공정시 변형되는 현상을 최소화한 반도체장치의 배선 형성방법에 관한 것으로서, 하부구조를 형성한 후 비트라인용 전도박막(40)을 형성하는 단계와, 상기 전도박막(40) 전면에 마스크산화막(60)을 증착하는 단계와, 상기 전도박막(40) 형성 후, 또는 상기 마스크산화막(60) 증착시, 또는 상기 마스크산화막(60) 증착후 중의 어느 단계에서 열처리 공정을 진행하는 단계와, 상기 마스크산화막(60)을 통해 비트라인을 패터닝하고 이후 공정을 진행하는 단계로 이루어진 것을 특징으로 하여 배선 형성시 미스얼라인 발생을 억제할 수 있다는 이점이 있다.</p> |
