| 主权项 |
1.一种形成具多次写入功能之罩幕式唯读记忆体的方法,至少包含:提供一底材,该底材至少可分为一周边电路区域以及一记忆体区域;形成一第一介电质层在该底材上;形成一第二介电质层在位于该记忆体区域内之该第一介电质层上,该第二介电质层的介电系数系较该第一介电质层的介电系数高;执行一图案转移程序以移除部份之该氮化矽层,藉以定义该记忆体区域内多数个源极位置与多数个汲极位置,在此该些源极位置与该些汲极位置都并未被该氮化矽层所覆盖;以及执行一电晶体形成程序,藉以形成多数个电晶体在该周边电路区域和该记忆体区域。2.如申请专利范围第1项之方法,其中上述之底材系为一牺牲氧化矽层所覆盖。3.如申请专利范围第1项之方法,其中上述之记忆体区域可分为一晶胞阵列区域以及一替换区域,在此该晶胞阵列区域与该替换区域都是由多数个记忆体晶胞所组成。4.如申请专利范围第1项之方法,其中上述之第一介电质层为一氧化矽层。5.如申请专利范围第1项之方法,其中上述之第二介电质层为一氮化矽层。6.如申请专利范围第4项之方法,更包含在执行该图案转移程序之前先在该第二介电质层上形成一附加介电质层该附加介电质层的介电系数系较该第二介电质层的介电系数低。7.如申请专利范围第1项之方法,其中上述之电晶体形成程序至少包含:执行一离子搀杂程序,藉以形成该记忆体区域内的该些源极与该些汲极;沉积一导体层在该底材上,在此该导体层亦覆盖该第二介电质层;移除部份之该导体层,藉以形成位于该周边电路区域的多数个闸极;执行另一离子搀杂程序,藉以形成位于该周边电路区域内的该些源极与该些汲极;以及移除部份之该导体层,藉以形成位于该记忆体区域的多数个闸极。8.如申请专利范围第7项之方法,其中上述之导体层为一多晶矽层。9.如申请专利范围第8项之方法,其中上述之导体层更包含位于该多晶矽层上的一金属矽化物层。10.如申请专利范围第1项之方法,其中上述之电晶体形成程序至少包含:执行一离子搀杂程序,藉以形成该记忆体区域内的该些源极与该些汲极;沉积一导体层在该底材上,在此该导体层亦覆盖该第二介电质层;移除部份之该导体层,藉以形成位于该记忆体区域的多数个闸极;移除部份之该导体层,藉以形成位于该周边电路区域的多数个闸极;以及执行另一离子搀杂程序,藉以形成位于该周边电路区域内的该些源极与该些汲极。11.一种形成具多次写入功能之罩幕式唯读记忆体的方法,至少包含:提供一底材,该底材至少可分为一周边电路区域、一晶胞阵列区域与一替换区域,其中该替换区域系位于该晶胞阵列区域之相临两侧;形成一第一氧化矽层在该底材上;形成一氮化矽层在该第一氧化矽层上;以一第上光阻覆盖位于该替换区域之该氮化矽层;以一第一光阻为幕罩,移除部份之该氮化矽层;移除该第一光阻;以一第二光阻覆盖该底材,该第二光阻系用以定义位于该晶胞阵列区域与该替换区域内之多数个电晶体的多数个源极与多数个汲极的位置;形成多数个搀杂区域在该晶胞阵列区域与该替换区域之该底材内,藉以形成该些源极与该些汲极;移除该第二光阻;形成一多晶矽层在该第一氧化矽层上;移除部份之该多晶矽层,藉以形成多数个闸极;以及形成位于该周边电路区段内之多数个源极以及多数个汲极。12.如申请专利范围第11项之方法,其中上述之第一氧化矽层的厚度约为30埃。13.如申请专利范围第11项之方法,其中上述之氮化矽层的厚度约为60埃。14.如申请专利范围第11项之方法,尚可在形成该第一光阻前,先在该氮化矽层上再形成一附加氧化矽层,当然此时未被该第一光阻覆盖之部份该附加氧化矽层也会在移除部份之该氮化矽层时被一并移除。15.如申请专利范围第10项之方法,尚可在移除该第二光阻时一并移除未被该氮化矽层覆盖之该第一氧化矽层。16.如申请专利范围第15项之方法,尚可再包含形成该第二氧化矽层在该底材上之该周边电路区域以及该晶胞阵列区域。17.如申请专利范围第10项之方法,其中上述之第二氧化矽层的厚度大约为30埃。18.如申请专利范围第10项之方法,其中上述之多晶矽层的厚度大约为800埃。19.如申请专利范围第10项之方法,尚可在该多晶矽层上形成一金属矽化物层,该金属矽化物层也会被部份移除以形成该些闸极。20.如申请专利范围第19项之方法,其中上述之金属矽化物层的厚度大约为700埃。图式简单说明:第一图本发明之一较佳实施例的基本流程图;以及第二A图至第二G图是本发明另一较佳实施例之一系列基本步骤的横截面示意图。 |
