| 主权项 |
1.一种电容器构造,包括:2维阵列,由第一及第二电极元件在2维中交错排列而成,第一电极元件相互连接,第二电极元件也相互连接,以致使阵列的功能如同一电容器;以及介电物质,它在两个维度隔离第一及第二电极元件。2.如申请专利范围第1项的电容器构造,其中第一电极元件以第一互连结构相互连接,以及,第二电极元件以第二互连结构相互连接。3.如申请专利范围第1项的电容器构造,其中介电物质是二氧化矽。4.如申请专利范围第1项的电容器构造,其中电容器构造的宽度大约50微米,具有的电容値大约26fF/m。5.如申请专利范围第1项的电容器构造,其中的第一及第二电极元件包括铜。6.如申请专利范围第5项的电容器构造,进一步包括位于第一及第二电极元件间的障层及介电物质。7.如申请专利范围第6项的电容器构造,其中的障层包括氮化钽。8.如申请专利范围第1项的电容器构造,其中的第一及第二电极元件包括的导电物质选用自掺杂的复矽、氮化钛及铝。9.一种制造电容器构造的方法,包括:成形由第一及第二电极元件在2维中交错排列而成的2维阵列,第一电极元件相互连接,第二电极元件也相互连接,以致使阵列的功能如同一电容器;以及在两个维度成形隔离第一及第二电极元件的介电物质。10.如申请专利范围第9项的方法,其中成形阵列包括以第一互连结构相互连接第一电极元件,并以第二互连结构相互连接第二电极元件。11.如申请专利范围第9项的方法,其中成形第一及第二电极元件间的介电物质包括成形二氧化矽。12.如申请专利范围第9项的方法,其中制造电容器构造包括制造宽度大约50微米的电容器构造,其中电容器构造的电容値大约20fF/m。13.如申请专利范围第9项的方法,其中成形阵列包括以铜成形第一及第二电极元件。14.如申请专利范围第13项的方法,进一步包括成形位于第一及第二电极元件间的障层及介电物质。15.如申请专利范围第14项的方法,其中成形障层包括以氮化钽成形障层。16.如申请专利范围第9项的方法,其中成形阵列包括成形以选用自掺杂的复矽、氮化钛及铝之导电物质所构成的第一及第二电极元件。17.一种积体电路,包括:电晶体,位于半导体晶圆基底上;互连,位于电晶体上方的介电层内,互连连接电晶体以构成积体电路;电容器构造,包括:2维阵列,由第一及第二电极元件在2维中交错排列而成,第一电极元件相互连接,第二电极元件也相互连接,以致使阵列的功能如同一电容器;以及介电物质,它在两个维度隔离第一及第二电极元件。18.如申请专利范围第17项的积体电路,其中第一电极元件以第一互连结构相互连接,以及,第二电极元件以第二互连结构相互连接。19.如申请专利范围第17项的积体电路,其中的介电物质是二氧化矽。20.如申请专利范围第17项的积体电路,其中电容器构造的宽度大约50微米,具有的电容値大约20fF/m。21.如申请专利范围第17项的积体电路,其中的第一及第二电极元件包括铜。22.如申请专利范围第21项的积体电路,进一步包括位于第一及第二电极元件间的障层及介电物质。23.如申请专利范围第22项的积体电路,其中的障层包括氮化钽。24.如申请专利范围第17项的积体电路,其中的第一及第二电极元件包括的导电物质选用自掺杂的复矽、氮化钛及铝。25.如申请专利范围第17项的积体电路,其中的电晶体构成互补金属氧化半导体(CMOS)装置或双极CMOS装置。图式简单说明:图1说明本发明所论及之电容器构造的一般概图;图2A说明电容器构造之一层的平面图;图2B说明电容器构造多层的平面图;图3说明如图1所示之2维阵列的剖面图,还包括行间分量(interline component)及面分量(area component);图4说明图1-3所示电容器构造位于积体电路内的图示;图4a-4c说明在积体电路内成形电容器的步骤;以及图5以图形表示在某一指定面积内,使用相互交叉式电容器比使用堆叠导体所得到之电容增加的情形。 |
