| 主权项 |
1.一种同步型半导体记忆体装置,其特征在于具有:记忆体部,其系具有包含配置成阵列的复数个记忆体晶格之记忆晶格阵列,并且对于与外部时脉信号同步的复数个指令中,依其中之读取指令,执列由上述的记忆体晶格读取资讯的读取动作,并依写入指令,执列对上述的记忆体晶格写入资讯的写入动作者;指令感测电路,其系在与外部时脉同步依序输入第一指令及第二指令,根据上述的第一指令而感测出为读取启动亦或是写入启动状态,当上述第一指令是写入启动状态时,感测出第二指令为写入指令亦或是自动更新指令,而产生感测信号者;写入控制电路,其系接收上述指令感测电路在感测出第二指令为写入指令时所产生之写入指令感测信号,而对上述记忆晶格阵行进行随机的资料写入动作时,不仅与上述时脉信号同步,并且上个周期的写入指令读取之写入资料的写入时机,实际是受下个周期的指令的控制;及自动更新电路及写入与自动更新控制电路,其系接收上述指令感测电路在感测出第二指令为自动更新指令时所产生之自动更新感测信号,对上述记忆晶格阵列进行更新者;而上述的自动更新电路,接收上述之自动更新感测信号,利用前个周期的写入周期中,预先读取的列位址及行位址,进行写入资料的写入,并且在该写入动作结束后,以自我定时功能进行列的预充电,在完成预充电后,开始自动更新。2.如申请专利范围第1项之同步型半导体记忆装置,其中之上述写入与自动更新控制电路,其系在连续周期中接收上述自动更新指令感测信号时,在第二个周期以后的自动更新中,藉由禁止行存取,以阻止写入资料的写入者。3.如申请专利范围第2项之同步型半导体记忆装置,其中之上述写入与自动更新控制电路,其系在连续周期中接到上述自动更新指令感测信号时,对于第二个周期以后的自动更新,不仅阻止其行启动,而且阻止不必要的列启动者。4.如申请专利范围第3项之同步型半导体记忆装置,其中之上述记忆体晶格阵列中,具有多重储存体,而对各储存体,设置有独立的上述写入与自动更新电路者。5.如申请专利范围第1项之同步型半导体记忆装置,其中之写入与自动更新电路,其系在上述的指令检测电路在感测连续执列前述自动更新指令的周期期间,接收感测到读取指令而产生之读取指令检测信号,解除阻止上述写入动作的控制者。6.如申请专利范围第1项之同步型半导体记忆装置,其中之上述第一指令及第二指令,分别系由2个外部端子之控制引脚输入的2个信号所组成者。7.如申请专利范围第6项之同步型半导体记忆装置,其中之上述既有之2个控制引脚,系分别为晶片选择引脚及列位址选通引脚者。8.如申请专利范围第1项之同步型半导体记忆装置,其中之上述记忆晶格,系1电容1电晶体型的动态型记忆体晶格者。图式简单说明:图1,所示的是本发明之同步型半导体记忆体的实施形态一中,相关SDR-FCRAM的写入控制系统之概略构造。图2,显示了图1之写入与自动更新控制电路一部份的方块图。图3,所示的是图1之写入控制系统中,在写入周期后,连续有自动更新指令输入时,该指令输入及电路内部动作情形之时序图。图4,所示的是相对应于图3之指令输入,图1之写入控制系统及图2之写入与自动更新控制电路中,主要节点的动作波形例。图5,概略地显示了实施形态二之具有2个储存体之FCRAM中,其写入控制系统构造的方块图。图6,显示的是图5之2个储存体的写入控制系统中,其主要节点的动作波形例。图7,所示的是本发明实施形态二之变形例中,具有4个储存体的FCRAM晶片的概略图案配置例。图8,所示的是本发明实施形态三之FCRAM中,以连续自动更新过程中的读取控制为考量,而设置之自动更新时用的写入控制电路的方块构造图。图9,所示的是使用图8的写入控制电路时,该电路内部主要节点的动作波形例。图10,所示的是本发明之FCRAM之指令的状态图,其中显示了根据第一指令(First Command)及第二指令(SecondCommand)的组合,产生指令的例子。图11,所示的是对应于图10的指令输入之引脚输入对照表格(功能表,function table)。图12,系以/WE及/CAS引脚转用做为位址引脚之DDR-FCRAM封包与DDR-SDRAM封包为对象,两者间的引脚配置的比对图。图13,系以对图10的输入指令进行解码之解码器为对象,显示其具体的电路图构造例者。图14,系显示对图10的输入指令进行解码之解码器中,其高阶侧的具体的电路图构造例者。图15,系显示对图10的输入指令进行解码之解码器中,其低阶侧的具体的电路图构造例者。图16,系显示图13至图15之指令解码动作的时序图表。图17,其系显示如图10及图11所示的FCRAM,采用「延迟写入」方式时的动作例:上述之FCRAM,其系会根据第一指令WRA及第二指令LAL的输入,而感测为写入指令,及根据第一指令WRA及第二指令REF的输入,而感测出为自动更新指令者。图18,所示的是图17的FCRAM中,在写入周期后,连续输入自动更新指令时之指令输入及电路电部动作之一例。图19,所示的是图17的FCRAM中,连续输入自动更新指令时,在自动更新周期的第二个周期之后的自动更新动作中,可能产生的情况之一例。 |
