| 主权项 |
1.一种用来传输一已接收讯号的讯号传输线路,包括:衆多传输单元,个别具有不同数目的延迟时钟周期,用来延迟和传输接收讯号,其中至少一个传输单元包括:一传输开关用来传输回应一相对应的控制讯号之接收讯号;以及一个时钟延迟单元,可以回应控制讯号,及从用来延迟时钟周期的传输开关延迟一接收讯号与传输此延迟讯号以回应一预定的时钟讯号。2.如申请专利范围第1项的讯号传输线路,其中该传输单元进一步包括在传输开关和时钟延迟单元间的一闭锁单元和一延迟单元,其中该闭锁单元闭锁从传输开关输出的接收讯号与该延迟单元延迟此接收讯号。3.如申请专利范围第1项的讯号传输线路,其中时钟延迟单元包括:一第一传输闸,回应控制讯号而致动和回应第一时钟讯号的状态而开关,而传输从传输开关输出的接收讯号;一第一闭锁单元,用来闭锁从第一传输闸门接收的讯号;一第二传输闸,回应控制讯号而致动和回应第二时钟讯号的状态而开关,而传输电第一闭锁单元闭锁的讯号;一第二闭锁单元,闭锁从第二传输闸门接收的讯号;及一第三传输闸门,能够回应控制讯号而致动和回应第一时钟讯号的状态而开关,而传输由第二闭锁单元闭锁的讯号。4.如申请专利范围第1项的讯号传输单元,其中传输单元进一步包括位在传输开关和时钟延迟单元之间的一闭锁单元和一延迟单元,其中闭锁单元闭锁从传输开关输出的接收讯号和延迟单元延迟此接收讯号。5.一种在具有一模式暂存器设定线路的半导体记忆装置之缓冲器,包括:一讯号传输单元,用来延迟一预定数目的延迟时钟周期之接收讯号及传输此接收讯号,其中所决定的延迟时钟周期的数目是回应从模式暂存器设定线路所产生的预定控制讯号。6.如申请专利范围第5项的缓冲器,进一步包括一缓冲单元用来缓冲一接收讯号和提供此结果的讯号结讯号传输单元。7.如申请专利范围第5项的缓冲器,进一步包括一闭锁单元用来闭锁一来自讯号传输单元的接收讯号。8.如申请专利范围第5项的缓冲器,其中讯号传输单元包括衆多传输单元个别具有不同数目的延迟时钟周期用来延迟和传输缓冲的讯号,以及至少一个传输单元包括:一传输开关用来传输接收的讯号是回应一相对的控制讯号;及一时钟延迟单元能够回应控制讯号,和延迟来自用在延迟时钟周期的传输开关所接收的接收讯号以及传输回应一预定时钟讯号之延迟讯号。9.如申请专利范围第8项缓冲器,其中时钟延迟单元包括:一种第一传输闸门能够回应控制讯号和限制开关以回应第一时钟讯号的状态,而传输从传输开关输出的接收讯号;一第一闭锁单元用来闭锁从第一传输闸门接收的讯号;一第二传输闸门能够回应控制讯号和限制开关以回应第二时钟讯号的状态,而传输一由第一闭锁单元闭锁的讯号;一第二闭锁单元用来闭锁一从第二传输闸门接收的讯号;及一第三传输闸门能够回应控制讯号和限制开关以回应第一时钟讯号的状态,而传输一由第二闭锁单元闭锁的讯号。10.一种半导体记忆装置,包括:一模式设定暂存器,用来程式化从一列位址选通(RAS)命令输入至一行位址选通(CAS)命令输入之延迟时间和提供衆多控制讯号,其中相对于延迟时间。在衆多控制讯号之中的一个被加以活化;一/CAS缓冲器,用来接收和缓冲一预定的/CAS讯号,其中回应控制讯号的/CAS讯号延迟;一预定数目的延迟时钟周期;一/CS缓冲器,用来接收和缓冲一预定的/CS讯号,其中/CS讯号延迟了许多延迟时钟周期以回应控制讯号;及一/WE缓冲器,用来接收和缓冲一预定的/WE讯号,其中/WE讯号延迟了许多延迟时钟以回应控制讯号。11.如申请专利范围第10项的半导体记忆装置,其中各个/CAS缓冲器,/CS缓冲器和/WE缓冲器包括衆多传输单元个别具有不同数目的延迟时钟单元,用来延迟和传输一接收讯号,和至少一个传输单元包括:一传输开关,用来传输回应一相对于控制讯号的接收讯号;及一时钟延迟单元,回应控制讯号而致动,和延迟来自用在延迟时钟周期的传输开关所接收的接收讯号及回应一预定时钟讯号传输该延迟讯号。12.如申请专利范围第11项的半导体记忆装置,其中时钟延迟单元包括:一第一传输闸门,回应控制讯号而致动和回应第一时钟讯号的状态而开关,而传输从传输开关输出的接收讯号;一第一闭锁单元,用来闭锁从第一传输闸门接收的讯号;一第二传输闸门,回应控制讯号而致动和回应第二时钟讯号的状态而开关,而传输一由第一闭锁单元闭锁的讯号;一第二闭锁单元,用来闭锁从第二传输闸门所接收的讯号;一第三传输闸门,回应控制讯号而致动和回应第一时钟讯号的状态而开关,而传输一由第二闭锁单元闭锁的讯号。图式简单说明:图1是一个方块图,图示说明一具有一行位址选通命令(CAS)的操作延迟功能的半导体记忆装置,如本发明的一个具体实施例;图2是图1的控制线路之方块图;图3是图2/CS缓冲器的方块图,也可用在图2之/CAS缓冲器和/WE缓冲器;图4是一线路图,更详细说明图2的内部晶片选择产生器;图5是一方块图更详细说明图2的内部CAS讯号产生器,其可用在图2之内部可书写讯号产生器;图6是当第一控制讯号高时,图2的讯号时间图;图7是当第二控制讯号高时,图2的讯号时间图;及图8是当第三控制讯号高时,图2的讯号时间图。 |
