| 摘要 |
<p>칩 면적을 축소할 수 있고, 또한 출력 변조 파형 결정의 자유도가 높은 위상 동기 루프 회로를 제공한다. 개시되는 위상 동기 루프 회로는 출력 신호를 분주하여 분주 펄스를 출력하는 루프 카운터(5)와, 분주 펄스와 기준 주파수 신호와의 위상차의 신호를 대역 제한하여 얻은 제어 전압에 의해 발진 주파수를 제어하여 상기 출력 신호를 발생시키는 전압 제어 발진기(4)를 구비하여 이루어지는 위상 동기 루프 회로에서, 루프 카운터(5)에 대해 분주율 PCNT0, PCNT1을 2M개의 분주 펄스마다 교대로 전환하면서 전환의 경계 기간에 2개의 분주율을 혼재시켜 제공함과 함께, 혼재하는 분주율의 전환 시, 전회의 분주율 설정으로 생기는 위상 동기 루프 회로의 과도 특성에 있어서의 최초의 피크의 출현 이전에 다음의 분주율을 제공하는 제어 신호를 생성하는 제어 신호 생성부(7)를 설치한 것이다.</p> |
