| 主权项 |
1.一种半导体装置,包含:一第一导电层形成在一基板上;一第一绝缘层形成在该第一导电层上;一孔洞形成在该第一绝缘层内;一第二导电层形成在该绝缘层上;一介层洞形成在介于该第一导电层和该第二导电层之间的该第一绝缘层内,其中该介层洞之边界连接至该孔洞;且一分隔薄膜形成在介于该孔洞和该介层洞之间的该边界之内侧表面上。2.如申请专利范围第1项之半导体装置,其中该介层洞之直径较该孔洞之横剖面宽度大,且其中该横剖面宽度垂直于该孔洞之纵轴。3.如申请专利范围第1项之半导体装置,其中该介层洞将该孔洞分割成该孔洞之第一部位和该孔洞之第二部位。4.如申请专利范围第1项之半导体装置,更包含:一第二绝缘层形成在该第一导电层上;一第一中间导电层在该第二绝缘层上;且一第二中间导电层在该第二绝缘层上;其中该第一绝缘层覆盖了该第一中间导电层和该第二中间导电层,且其中该孔洞被排列再介于该第一中间导电层和该第二中间导电层之间。5.如申请专利范围第4项之半导体装置,其中至少一部份之该第一中间导电层和至少一部份之该第二中间导电层大致上相互平行地排列,且其中至少一部分之该孔洞排列在介于该一部份之该第一中间导电层和该一部份之该第二中间导电层之间。6.如申请专利范围第5项之半导体装置,更包含:至少一个侧壁覆盖了该第一中间导电层和该第二中间导电层之侧部表面。7.如申请专利范围第5项之半导体装置,其中该第一导电层包含在该基板上的扩散层,其中该第二绝缘层包含一闸极绝缘层,且其中该第一中间导电层和第二中间导电层是字元线。8.如申请专利范围第5项之半导体装置,其中该第一导电层包含在该基板上的扩散层,其中该第一绝缘层包含一BPSG薄膜,且其中该第一中间导电层和第二中间导电层是字元线。9.如申请专利范围第1项之半导体装置,其中该第一绝缘层是由含有杂质的二氧化矽所制成。10.如申请专利范围第1项之半导体装置,更包含:一黏着层形成在该介层洞的该内侧表面上,其中该分隔薄膜被配置在该边界和该黏着层之间。11.一种半导体装置,包含:一第一下配线层,形成在一半导体基板上;一第二下配线层,形成在该半导体基板上,该第二下配线层之排列,大致平行该第一下配线层;一扩散层,排列在该半导体基板上,介于该第一下配线层和该第二下配线层之间;一绝缘层,形成在该第一下配线层、该第二下配线层、和该扩散层上;一孔洞,形成在该绝缘层内、该扩散层之正上方,该孔洞大致上与该第一下配线层平行;一上配线层,形成在该绝缘层上;一介层洞,形成在该绝缘层内,其中该介层洞连接该扩散层与该上层配线层,且其中该介层洞连接该孔洞;及一分隔薄膜,覆盖了该介层洞之内侧表面,该分隔薄膜位于该孔洞与该介层洞之间。12.如申请专利范围第11项之半导体装置,其中该上配线层之排列,大致垂直于该第一下配线层。13.如申请专利范围第11项之半导体装置,其中该第一下配线层包含一浮置闸和一控制闸。14.如申请专利范围第11项之半导体装置,更包含;复数之该扩散层,排列在该第一下配线层和该第二下配线层之间,且沿着该孔洞排列;及复数之隔绝的绝缘层,在该半导体基板上,该复数之隔绝的绝缘层将该复数之扩散层相互隔开。15.如申请专利范围第14项之半导体装置,更包含:复数之该上配线层,大致与该第一下配线层垂直排列;复数之该介层洞,在该绝缘层内,该复数之介层洞连接该复数之扩散层与该复数之上配线层,其中该复数之介层洞连接该孔洞;且复数之该分隔薄膜,覆盖了该复数之分层洞的内侧表面。16.如申请专利范围第15项之半导体装置,更包含;复数之黏着层,覆该了该复数之分隔薄膜;复数之导电体材料,形成在该复数之黏着层上、该介层洞内。17.如申请专利范围第15项之半导体装置,其中该复数之分隔薄膜将该复数之介层洞之电性彼此分隔开来。18.如申请专利范围第15项之半导体装置,其中该第一下配线与该第二下配线在记忆单元中是字元线。19.一种半导体装置之制造方法,包含:在一基板上形成一第一配线和一第二配线;在该基板上之该第一配线和该第二配线之间形成一绝缘层;加热该绝缘层,俾以在该第一配线和该第二配线之间的该绝缘层内形成一孔洞;在该绝缘层内形成一介层洞,该介层洞将该孔洞区分成该孔洞之第一部位和该孔洞之第二部位;及由该第一部位之孔洞的该分层洞之内侧表面上形成至少一个分隔薄膜,俾以区隔出该介层洞之电性。20.如申请专利范围第19项的半导体装置之制造方法,其中由该第二部位之孔洞的内侧表面内形成至少一个分隔薄膜,俾以区隔出该介层洞之电性。21.如申请专利范围第20项的半导体装置之制造方法,其中形成该至少一个分隔薄膜之操作更包含:在该介层洞之内侧表面和该介层洞之底部表面上形成一分隔层;及自该介层洞之底部表面移除该分隔层之部份,俾以形成该至少一个之分隔薄膜。22.如申请专利范围第20项的半导体装置之制造方法,更包含:在该介层洞之内侧表面上形成一黏着层,以使该至少一个分隔薄膜之形成介于该黏着层和该孔洞之第一和第二部位之间;及以一导电材料填满该介层洞。23.如申请专利范围第20项的半导体装置之制造方法,更包含:在该绝缘层上形成一上配线,其中该上配线连接该介层洞。24.如申请专利范围第20项的半导体装置之制造方法,该至少一个之分隔薄膜是一绝缘层。25.如申请专利范围第24项的半导体装置之制造方法,其中该至少一个之分隔薄膜是二氧化矽层。26.如申请专利范围第20项的半导体装置之制造方法,其中该介层洞之直径是大于该孔洞之横截面宽度,且垂直于该孔洞之纵轴方向。27.如申请专利范围第20项的半导体装置之制造方法,其中该加热是在约800℃下执行约10分钟。28.如申请专利范围第20项的半导体装置之制造方法,更包含:在形成该第一配线和该第二配线之前,在该基板上形成一下配线;且在形成该第一配线和该第二配线之前,在该基板上形成一下绝缘层;其中形成该介层洞之操作包含:在形成该下绝缘层之后移除该绝缘层之一部份;且在移除该绝缘层之一部份之后,所移除的该下绝缘层之一部份将暴露出该下配线。29.如申请专利范围第20项的半导体装置之制造方法,更包含:在该基板内形成一扩散层;且在该基板上形成一闸极绝缘层,其中在该闸极绝缘层上形成该第一配线,且其中在该介层洞之底部暴露出该扩散层。30.一种半导体装置之制造方法,包含:形成一第一下配线和一第二下配线,该第二下配线排列在基板上,平行于该第一下配线;在该基板上,介于该第一下配线和该第二下配线之间,形成复数之隔绝的绝缘层;在该基板内,介于该第一下配线和该第二下配线之间,形成复数之扩散层,藉由该复数之隔绝的绝缘层,该复数之扩散层被相互隔开;形成位于该第一下配线之侧边表面上的第一侧壁和位于该第二下配线之侧边捧面上的第二侧壁;形成一绝缘层,覆盖该第一下配线之上表面、该第一侧壁、该第二下配线之上表面、和该第二侧壁;形成一层间绝缘层,以覆盖该绝缘层;加热该层间绝缘层,俾以在该第一下配线和该第二下配线之间形成一孔洞,使该孔洞位于该层间绝缘层内;移除该层间绝缘层之一部分,以形成至少一个穿透该层间绝缘层之介层洞,俾以暴露出至少一个该复数之扩散层;在该介层洞之内侧表面和该至少一个复数之扩散层之表面上,形成一绝缘薄膜;移除该扩散层表面上的该绝缘薄膜;在该介层洞之内侧表面上形成一金属层;埋入一导电材料至该介层洞;且在该层间绝缘层上形成一上配线,以连接该导电材料。图式简单说明:图1A显示一半导体装置之相关技术的剖面图;图1B显示另一半导体装置之相关技术的剖面图;图2A是一平面图,依据本发明之第一实施例之说明所显示之半导体装置;图2B是沿着图2A之I-I'线的剖面图;图2C是沿着图2A之II-II'线的剖面图;图2D是沿着图2A之III-III'线的剖面图;图3A是沿着图2A之III-III'线的剖面图,依据第一实施例,显示出半导体装置制造方法之第一阶段非限制性的例子;图3B是沿着图2A之III-III'线的剖面图,依据第一实施例,显示出半导体装置制造方法之第二阶段非限制性的例子;图3C是沿着图2A之III-III'线的剖面图,依据第一实施例,显示出半导体装置制造方法之第三阶段非限制性的例子;图4A是一平面图,依据本发明之第二说明实施例所显示之半导体装置;图4B是沿着图4A之IV-IV'线的剖面图,依据本发明第二实施例所显示之半导体装置;且图4C是沿着图4A之IV-IV'线的剖面图,依据本发明第二实施例所显示之半导体装置; |
