| 主权项 |
1.一种P型矽基底上之积体电路与切割道(scribe line)间之固定封环(sealring)结构,该固定封环结构至少包含:一N形井(N-well),位于该P型矽基底上;复数个隔离区域,位于该N形井上;复数个电晶体汲极/源极,位于该N形井上;复数个介电层,位于该复数个隔离区域与该复数个电晶体汲极/源极之上;复数个金属层,其中每一个该金属层位于一个该介电层之上;复数个接触(contact),其中每一个该接触(contact)位于一个该介电层中,用以连接相邻的二个该金属层。2.如申请专利范围第1项之固定封环结构,其中该固定封环结构更包含一个护层于该金属层之上,用以保护该固定封环结构之表面免于损坏或污染。3.如申请专利范围第1项之固定封环结构,其中该固定封环结构边界与该切割道中间更可包含一渠沟,以阻挡晶粒切割时所产生的切割应力。4.如申请专利范围第1项之固定封环结构,其中该N形井用以压缩该电晶体汲极/源极区域,以降低该电晶体汲极/源极区域与该P型矽基底间的耦合效应、以及防止晶粒切割时所产生的静电放电(Electro-staticdischarge,ESD)。5.如申请专利范围第1项之固定封环结构,其中该N形井之厚度约为0.5微米~2微米。6.如申请专利范围第1项之固定封环结构,其中该固定封环结构、该积体电路与输出/输入讯号垫彼此间系不连续,用以降低彼此间的耦合效应、以及降低水气跑入该积体电路内所造成的该积体电路性能变差现象。7.如申请专利范围第1项之固定封环结构,其中上述接触(contact)之材质包含金属。8.如申请专利范围第1项之固定封环结构,其中上述接触(contact)之材质包含钛或钨。9.如申请专利范围第2项之固定封环结构,其中上述护层之材质包含氮化矽。10.一种半导体基底上之积体电路与切割道(scribe line)间之固定封环(sealring)结构,该固定封环结构至少包含:一个井(well),位于该半导体基底上;复数个隔离区域,位于该井(well)上;复数个电晶体汲极/源极,位于该井(well)上;复数个介电层,位于该隔离区域与该电晶体汲极/源极之上,其中该介电层包含复数个孔洞,而每一个该孔洞中填有接触(contact)。11.如申请专利范围第10项之固定封环结构,其中该固定封环结构更包含复数个金属层于该介电层之上。12.如申请专利范围第10项之固定封环结构,其中该固定封环结构更包含一个护层于该介电层之上,用以保护该固定封环结构之表面免于损坏或污染。13.如申请专利范围第10项之固定封环结构,其中该固定封环结构边界与该切割道中间更可包含一渠沟,以阻挡晶粒切割时所产生的切割应力。14.如申请专利范围第10项之固定封环结构,其中该半导体基底包含P型矽基底。15.如申请专利范围第10项之固定封环结构,其中该井用以压缩该电晶体汲极/源极区域,以降低该电晶体汲极/源极区域与该半导体基底间的耦合效应、以及防止晶粒切割时所产生的静电放电(Electro-static discharge,ESD)。16.如申请专利范围第10项之固定封环结构,其中该井之厚度约为0.5微米~2微米。17.如申请专利范围第10项之固定封环结构,其中该固定封环结构、该积体电路与输出/输入讯号垫彼此间系不连续,用以降低彼此间的耦合效应、以及降低水气跑入该积体电路内所造成的该积体电路性能变差现象。18.如申请专利范围第10项之固定封环结构,其中上述接触(contact)之材质包含金属。19.如申请专利范围第10项之固定封环结构,其中上述接触(contact)之材质包含钛或钨。20.如申请专利范围第12项之固定封环结构,其中上述护层之材质包含氮化矽。21.如申请专利范围第14项之固定封环结构,其中该井(well)包含N形井。图式简单说明:图一为传统的固定封环结构之截面图;图二为本发明一实施例中具有积体电路、切割道、固定封环结构的一P型矽基底之截面图;以及图三为本发明一实施例中彼此间系不连续的固定封环结构、积体电路与输出/输入讯号垫的示意图。 |
