| 主权项 |
1.一种三维半导体结构,包括:一第一金属结构,该第一金属结构系位于一第一介电质层中并紧临该第一介电质层的表面;一第二金属结构,该第二金属结构系位于该第一介电质层中并紧临该第一介电质层的表面,该第二金属结构与该第一金属结构系相互分离的;多数个第三金属结构,该些第三金属结构系位于该第一金属结构上并且该些第三金属结构的排列方向系与该第一金属结构相平行,任一该第三金属结构皆与其它该些第三金属结构相互分离而使得多数个间隙出现在该第一金属结构上,该些第三金属结构与该些间隙都是位于一第二介电质层中;多数个第三介电质层,任一该间隙皆被该些第三金属层所部份填满,该些第三介电质层系位于该些第三金属结构的侧壁与顶部上,该些第三介电质层系位于该第一金属结构上;一第四金属结构,该第四金属结构系位于该第二金属结构上并位于该第二介电质层内;以及多数个第五金属结构,该些第五金属结构系位于该第四金属结构与该些第三金属结构上,该些第五金属结构亦位于该些间隙中以及位于一第四介电质层中,该第四介电质层系位于该第二介电质层上。2.如申请专利范围第1项之三维半导体结构,该些第三介电质层的介电常数系比其它该些介电质层的介电常数都来得大。3.如申请专利范围第1项之三维半导体结构,任一个该间隙皆完全被该些第三介电质层与该些第五金属结构所填满。4.如申请专利范围第1项之三维半导体结构,该些第三金属结构中位于最边缘的之尺寸系比位于中间的该些第三金属结构的尺寸较宽。5.如申请专利范围第1项之三维半导体结构,更包含一第一衬垫层,该第一衬垫层系位于该第一金属结构之整个表面上并位于该些第三金属结构下,该第一衬垫层亦位于该些第三介电质层下。6.如申请专利范围第1项之三维半导体结构,更包含一第一覆盖层,该第一覆盖层系位于该第一介电质层与该第二介电质层之间。7.如申请专利范围第1项之三维半导体结构,更包含一第二衬垫层,该第二衬垫层系位于该些第三介电质层的下表面,该第二衬垫层也位于该些第三介电质层以及该第二介电质层之间。8.如申请专利范围第1项之三维半导体结构,更包含一第三衬垫层,该第三衬垫层系位于该些第三介电质层的上表面,该第三衬垫层也位于该些第三介电质层以及该第五金属结构之间。9.如申请专利范围第1项之三维半导体结构,更包含一第二覆盖层,该第二覆盖层系位于该第二介电质层与该第四介电质层之间。10.如申请专利范围第1项之三维半导体结构,更包含一第四衬垫层,该第四衬垫层系位于该第二介电质层与该第四金属结构之间。11.如申请专利范围第1项之三维半导体结构,更包含一第五衬垫层,该第五衬垫层系位于该第四介电质层与该些第五金属结构之间。12.如申请专利范围第1项之三维半导体结构,该些第三介电质层的材料系为下列之一:氧化物、氮化矽、碳化矽、五氧化二钽、二氧化钛以及铁电材料。13.如申请专利范围第1项之三维半导体结构,该些第三介电质层也位于部份该些第五金属结构的侧壁上,这部份该些第五金属结构系位于该些第三金属结构上。14.一种三维介电层夹心电容,包括:一第一金属结构,该第一金属结构系位于一第一介电质层中并紧临该第一介电质层的表面;多数个第三金属结构,该些第三金属结构系位于该第一金属结构上并且该些第三金属结构的排列方向系与该第一金属结构相平行,任一该第三金属结构皆与其它该些第三金属结构相互分离而使得多数个间隙出现在该第一金属结构上,该些第三金属结构与该些间隙都是位于一第二介电质层中;多数个第三介电质层,任一该间隙皆被该些第三金属层所部份填满,该些第三介电质层系位于该些第三金属结构的侧壁与顶部上,该些第三介电质层系位于该第一金属结构上;以及一第五金属结构,该第五金属结构系位于该些第三金属结构上,该第五金属结构亦位于该些间隙中以及位于一第四介电质层中,该第四介电质系位于该第二介电质层上。15.一种三维电容,包含:一表面波浪起伏的下电极板;一介电质层,该介电质层系位于该下电极板上;以及一表面波浪起伏的上电极板,该上电极板系位于该介电质层上。16.如申请专利范围第15项之三维电容,该下电极板表面中的任一个间隙皆为该介电质层与该上电极板所完全填满。17.如申请专利范围第15项之三维电容,该上电极板与该下电极板基本上系平行与该电容所位于的一底材。18.一种电容,包含:多数个第一电极板,该些第一电极板系排列成一列并且任一该第一电极板皆与其它的该些第一电极板相互分离而形成多数个间隙,任一该间隙系位于相邻二个该第一电极板之间;多数个第二电极板,该些第二电极板系沿该列排列并且任一该第二电极板皆与其它的该些第二电极板相互分离,任一该第二电极板皆位于一该间隙中并与该些第一电极板相互分离;以及一介电质层,该介电质层系位于该些间隙中而使得任一个该间隙皆为一第二电极板与该介电质层所填入。19.如申请专利范围第18项之电容,任一个该间隙皆仅部份被该介电质层所填入。20.如申请专利范围第18项之电容,任一个该第二电极板皆部份位于相对应一间隙之外。21.一种形成三维半导体结构的方法,包含;提供一底材,该底材系为一第一介电质层所覆盖;形成一第一金属结构和一第二金属结构在该底材内并紧临到该底材的表面,该第一金属结构与该第二金属结构系相互分离的;形成一第二介电质层、多数个第三金属结构与一第四金属结构在该底材上,该些第三金属结构系沿该底材排列并系位于该第一金属结构上而且紧临到该第二介电质层的表面,任一个该第三金属结构皆和其它该些第三金属结构相互分离而形成被该第二介电质层所填满的多数个间隙,该第四金属结构系位于该第二金属结构上并紧临到该第二介电质层表面,该第四金属结构系与该些第三金属结构相互分离;形成一第四介电质层在该第二介电质层、该些第三金属结构与该第四结构的上方;形成一第一幕罩层在该第四介电质层上,该幕罩层曝露出位于该些间隙与位于该些间隙间之部份该些第三金属结构上方的部份该第四介电质层;移除被该第一幕罩层所暴露的部份该第四介电质层与位于该些间隙的部份该第二介电质层;移除该第一幕罩层;形成多数个第三介电质层在该些第三金属结构与该第一金属结构上,任一个该间隙皆为该些第三介电质层所部份填满,并且该第三介电质层之介电常数系较其它各该介电质层的介电常数都来得大;形成一第二幕罩层在该第四介电质层上,该第二幕罩层曝露位于该第四金属结构上方之部份该第四介电质层;移除被该第二幕罩层所曝露之部份该第二介电质层;移除该第二幕罩层及位于该些第四介电质层之上表面的部份该些第三介电质层;以及形成多数个第五金属结构在该第四介电质层内并位于该第四金属结构与该些第三金属结构上方,该些第五金属结构也位于该些间隙内而使得任一个该间隙皆为该些第三介电质层与该些第五金属结构所填满。22.如申请专利范围第21项之形成三维半导体结构的方法,尚可以在形成该第一金属结构与该第二金属结构之前,先对该第一介电质层的表面进行一平坦化程序。23.如申请专利范围第21项之形成三维半导体结构的方法,该第一金属结构与该第二金属结构是以镶嵌制程形成在该第一介电质层中。24.如申请专利范围第21项之形成三维半导体结构的方法,尚可以在形成该些第三金属结构与该第四金属结构之前,先对该第一介电质层的表面进行一平坦化程序。25.如申请专利范围第21项之形成三维半导体结构的方法,该第二介电质层是在该些第三金属结构与该第四金属结构形成前,便形成在该第一介电质层上方。26.如申请专利范围第25项之形成三维半导体结构的方法,该些第三金属结构与该第四金属结构是以镶嵌制程形成在该第二介电质层中。27.如申请专利范围第21项之形成三维半导体结构的方法,在移除部份该些第二介电质层系以该第一金属结构与该些第三金属结构作为蚀刻终止层。28.如申请专利范围第21项之形成三维半导体结构的方法,该些第五金属结构系以镶嵌制程所形成的。29.如申请专利范围第21项之形成三维半导体结构的方法,该些第三介电质层的材料系选自下列之一:氧化物、氮化矽、碳化矽、二氧化钛与铁磁材料。30.如申请专利范围第21项之形成三维半导体结构的方法,该些第三介电质层也位于为在该些第三金属结构上方之部份该些第五金属结构的侧壁。31.如申请专利范围第21项之形成三维半导体结构的方法,尚可在该些第三介电质层材料形成前,先形成一第一衬垫层在该第一金属结构与该些第三金属结构上。32.如申请专利范围第31项之形成三维半导体结构的方法,该第一衬垫层的材料系为下列之一:氮化钛、氮化钽与氮化钨。33.如申请专利范围第21项之形成三维半导体结构的方法,尚可在该些第五金属结构形成之前,便先形成一第二衬垫层在该些第三介电质层上。34.如申请专利范围第33项之形成三维半导体结构的方法,该第二衬垫层的材料系为下列之一:氮化钛、氮化钽与氮化钨。35.一种形成介电质层夹心电容的方法,包含:提供一底材,该底材系为一第一介电质层所覆盖;形成一第一金属结构在该底材内并紧临到该底材的表面;形成一第二介电质层与多数个第三金属结构在该底材上,该些第三金属结构系沿该底材排列并系位于该第一金属结构上而且紧临到该第二介电质层的表面,任一个该第三金属结构皆和其它该些第三金属结构相互分离而形成被该第二介电质层所填满的多数个间隙;形成一第四介电质层在该第二介电质层与该些第三金属结构的上方;形成一幕罩层在该第四介电质层上,该幕罩层曝露出位于该些间隙与位于该些间隙间之部份该些第三金属结构上方的部份该第四介电质层;移除被该幕罩层所暴露的部份该第四介电质层与位于该些间隙的部份该第二介电质层;移除该幕罩层;形成多数个第三介电质层在该些第三金属结构与该第一金属结构上,任一个该间隙皆为该些第三介电质层所部份填满,并且该第三介电质层之介电常数系较其它各该介电质层的介电常数都来得大;以及形成多数个第五金属结构在该第四介电质层内并位于该些第三金属结构上方,该些第五金属结构也位于该些间隙内而使得任一个该间隙皆为该些第三介电质层与该些第五金属结构所填满。36.一种形成三维电容器的方法,包含:形成一表面起伏的下电极板:形成一介电质层在该下电极板上;以及形成一表面起伏的上电极板在该介电质层上。37.如申请专利范围第36项之形成三维电容器的方法,该下电极板的每一个间隙都为该介电质层与该上电极板填满。38.一种形成电容器的方法,包含:形成多数个第一电极板,该些第一电极板系排列成一列,并且任一该第一电极板皆与其它该些第一电极板相互分离而形成多数个间隙,任一个该间隙皆位于相临二个该些第一电极板之间;形成多数个第二电极板,该些电第二极板与该些间隙系一对一对应,并且任一该第二电极板皆与其它该些第二电极板与该些第一电极板相互分离;以及形成一介电质层在该些间隙,使得任一个该间隙皆为一个该第二电极板与该介电质层所填入。39.如申请专利范围第38项之形成电容器的方法,任一个该第二电极板皆部份位于相对应之一该间隙外部。40.一种形成电容器的方法,包含:形成多数个第一电极板,该些第一电极板系排列成一列,并且任一该第一电极板皆与其它该些第一电极板相互分离而形成多数个间隙,任一个该间隙皆位于相临二个该些第一电极板之间;形成一介电质层在该些间隙,使得任一个该间隙皆为该介电质层所填入;以及形成多数个第二电极板,该些第二电极板系位于该介电质层,并且任一间隙皆有一该第二电极板位于其中。图式简单说明:第一A图与第一B图为用以习知技术之具有电容器在多重内连间间之二种常见结构的横截面示意图;第二A图至第二C图为本发明一较佳实施例之三种可能变化的横截面示意图;第三A图与第三B图为本发明另一较佳实施例之二种可能变化的的横截面示意图;第四A图与第四B图为本发明又一较佳实施例之二种可能变化的横截面示意图;第五A图至第五J图为本发明再一较佳实施例之数个基本步骤的横截面示意图;第六A图与第六B图为本发明再一较佳实施例之流程示意图与可能变化的结构示意图;第七A图至第七B图为本发明再一较佳实施例之两种可能流程之基本步骤的横截面示意图。 |
