| 主权项 |
1.一种半导体元件之柱状电容器的制造方法,包括下列步骤:依序在具有一导电区域的一半导体基底上形成一第一绝缘层、一第一蚀刻阻挡层、一第二绝缘层、以及一第二蚀刻阻挡层;透过蚀刻一部份的该第二蚀刻阻挡层、该第二绝缘层与该第一蚀刻阻挡层,以形成一第二蚀刻阻挡层图案、一第二绝缘层图案以及一第一蚀刻阻挡层图案,因此会形成一储存节点开口暴露出该第一绝缘层的一部份;在该储存节点开口的内缘侧壁上形成一间隙壁;以该第二蚀刻阻挡层图案与该间隙壁作为一罩幕,蚀刻暴露出来的该第一绝缘层,藉以形成该第一绝缘层图案,所以会形成一节点接触窗开口而暴露出该导电区域;移除该第二蚀刻阻挡层图案以及该间隙壁;形成一下电极于该储存节点开口以及该节点接触窗开口暴露出来的表面上;以及在该下电极上形成一介电层以及一上电极。2.如申请专利范围第1项所述之制造方法,其中该导电区域是该半导体基底表面上的一主动区域,或是该半导体基底顶端的一接触垫。3.如申请专利范围第1项所述之制造方法,其中该方法进一步包括形成一接触垫,自动对准于该半导体基底上相邻的二闸极电极之间,且该导电区域为该接触垫。4.如申请专利范围第3项所述之制造方法,其中形成该接触垫的步骤包括下列步骤:形成一内介电层填满该二闸极电极之间的空间;定义该内介电层,以形成一接触窗开口暴露出相邻之该二闸极电极之间的该半导体基底表面;以及在该接触窗开口中填满一导电材料。5.如申请专利范围第4项所述之制造方法,其中该二闸极电极系为一多晶矽化金属,其中该多晶矽化金属包括在一多晶矽层上形成一矽化金属层。6.如申请专利范围第4项所述之制造方法,其中该内介电层可以是硼磷矽化玻璃层(BPSG)、旋涂式玻璃(SOG)、未掺杂之矽化玻璃层(USG)、以高密度电浆化学气相沈积法(HDP-CVD)形成之氧化矽层、或是以电浆增强化学气相沈积法(PECVD)形成之四乙基正矽酸盐层(TEOS)。7.如申请专利范围第1项所述之制造方法,其中该第一绝缘层为一氧化矽层。8.如申请专利范围第7项所述之制造方法,其中该第一绝缘层系以HDPCVD法形成。9.如申请专利范围第1项所述之制造方法,其中该第二绝缘层为TEOS层。10.如申请专利范围第9项所述之制造方法,其中该第二绝缘层系以PECVD法形成。11.如申请专利范围第1项所述之制造方法,其中该第一蚀刻阻挡层与该第二蚀刻阻挡层分别为氮化矽层。12.如申请专利范围第11项所述之制造方法,其中该第一蚀刻阻挡层与该第二蚀刻阻挡层系以低压CVD法形成。13.如申请专利范围第1项所述之制造方法,其中该第一绝缘层之厚度为8000-12000埃。14.如申请专利范围第1项所述之制造方法,其中该第二绝缘层之厚度介于5000-20000埃之间。15.如申请专利范围第1项所述之制造方法,其中该第一蚀刻阻挡层与该第二蚀刻阻挡层之厚度分别介于300-500埃之间。16.如申请专利范围第1项所述之制造方法,其中该方法进一步包括下列步骤:在该第二蚀刻阻挡层上形成一氧化矽层;蚀刻部分的该氧化矽层以形成一氧化矽层图案,藉以形成一储存节点开口;以及在形成该节点接触窗开口的期间移除该氧化矽层图案。17.如申请专利范围第16项所述之制造方法,其中该氧化矽为利用PECVD形成之一氧化矽层,或是一高温氧化层。18.如申请专利范围第1项所述之制造方法,其中形成该间隙壁的步骤包括下列步骤:形成一第三绝缘层,其厚度将不会完全填满该储存节点开口;以及对该第三绝缘层进行回蚀刻。19.如申请专利范围第18项所述之制造方法,其中该第三绝缘层为一氮化矽层或是一氮氧化矽层。20.如申请专利范围第19项所述之制造方法,其中该第三绝缘层系以PECVD法形成。21.如申请专利范围第1项所述之制造方法,其中移除该第二蚀刻阻挡层图案与该间隙壁的步骤包括利用移除该第二蚀刻阻挡层图案之后再移除该间隙壁的方式进行。22.如申请专利范围第1项所述之制造方法,其中移除该第二蚀刻阻挡层图案与该间隙壁的步骤包括同时移除该第二蚀刻阻挡层图案与该间隙壁。23.如申请专利范围第1项所述之制造方法,其中移除该第二蚀刻阻挡层图案与该间隙壁的步骤包括使用过氧化氢、水与氢氟酸之一混合溶液的湿蚀刻方式来进行。24.如申请专利范围第1项所述之制造方法,其中形成该下电极的步骤包括下列步骤:在形成有该节点接触窗开口的整个结构表面上,形成一导电层,其厚度不会完全填满该储存节点开口以及该节点接触窗开口;以及透过移除该导电层的上部以及该第二绝缘层图案,藉以形成复数个分离的储存节点。25.如申请专利范围第24项所述之制造方法,其中该导电层为一多晶矽层。26.如申请专利范围第25项所述之制造方法,其中该多晶矽系以扩散方式形成。27.如申请专利范围第24项所述之制造方法,其中形成该些储存节点的步骤进一步包括下列步骤:形成一氧化层填满该储存节点开口与该节点接触窗开口;以及移除部分填入该储存节点开口与该节点接触窗开口之该氧化层,以暴露出该第二绝缘层图案;以及利用湿蚀刻移除填满该储存节点开口与该节点接触窗开口之该氧化层以及该第二绝缘层图案。28.如申请专利范围第27项所述之制造方法,其中该氧化层为USG层、BPSG层、氧化层与USG层的双层结构、或是氧化层与BPSG层的双层结构其中之一。29.如申请专利范围第24项所述之制造方法,其中形成该下电极的步骤可以进一步包括在该储存节点的表面上形成半球形矽晶粒(HSG)的步骤。30.如申请专利范围第1项所述之制造方法,其中该介电层为氧化铝层、氧化钽层、钛酸锶层(STO)、钛酸锶钡层(BST)、钛酸铅层、锆钛酸铅层(PZT)、钽酸锶钡层(SBT)、锆钛酸铅镧层、与钛酸钡层其中之一。31.如申请专利范围第1项所述之制造方法,其中该介电层为由氧化矽层、氮化矽层与氧化矽层组成之三层结构,以及由氮化矽层与氧化矽层组成之双层结构其中之一。32.如申请专利范围第1项所述之制造方法,其中该上电极为一多晶矽层。33.如申请专利范围第32项所述之制造方法,其中该多晶矽层系以扩散方式形成。图式简单说明:第1图至第5图绘示说明一种习知的半导体之柱状电容的制作方法;第6图至第14图绘示说明根据本发明第一实施例的一种半导体元件之柱状电容器的制作方法的步骤流程;第15图绘示说明根据本发明第二实施例的一种半导体元件之柱状电容器的制作方法;第16图至第18图绘示说明根据本发明第三实施例的一种半导体元件之柱状电容器的制作方法的步骤流程;第19图绘示说明根据本发明第四实施例的一种半导体元件之柱状电容器的制作方法的步骤流程;以及第20图至第24图绘示说明根据本发明第五实施例的一种半导体元件之柱状电容器的制作方法的步骤流程。 |
