| 主权项 |
1.一种于一具有架构资源执行指令之处理架构中使用之用以自一对应指令集产生一程式指令序列的编译方法,该方法包括下列步骤:输入一原始程式码(S100),其包括内含一第一种指令陈述式及一第二种指令陈述式的复数个原始码指令陈述式;分别选取(S101,S102)该第一种指令陈述式及该第二种指令陈述式的至少一第一指令集及一第二指令集;以及进行编译(S103),使用该第一指令集(VLIW格式)编译该第一种指令陈述式,使用该第二指令集编译该第二种指令陈述式,其特征为,在该同一处理架构中使用所采用的该第一指令集及该第二指令集,以及该第二指令集(Compact Instruction Format;精简指令格式)是一种精简指令集,其被设计以只支援该第一指令集所支援的一架构资源子集。2.如申请专利范围第1项之方法,其特征为,该程式码指令陈述式是C语言陈述式。3.如申请专利范围第1或2项之方法,其特征为,该处理架构(图1)是VLIW DSP架构。4.如申请专利范围第1项之方法,其特征为,该第一种指令陈述式是一不需要使用全处理器平行处理原则的程式码,而该第二种指令陈述式是一平行程式码。5.如申请专利范围第1项之方法,其特征为,该架构资源子集(RF11.ALU1.L/S1.BU1)相当于该处理架构之整个资料路径(RF1.UC1.UC2.RF2.UC3.UC4.RF3.UC5.UC6.RF4.UC7)的一部份。6.如申请专利范围第5项之方法,其特征为,该完整资料路径的一部份只包括该处理架构(图1)的一功能单元丛集(UC1)。7.如申请专利范围第1项之方法,其特征为,执行该编译步骤的方式为,使用该第一种指令陈述式的一第一机器说明档(51),以及使用该第二种指令陈述式的第二机器说明档(52),其中该第二机器说明档定义该架构资源子集(RF11.ALU1.L/S1.BU1)的可用作业。8.如申请专利范围第1项之方法,其特征为,在该编译步骤之后,会将藉由使用该精简指令集所产生的程式指令解码为该第一指令集格式,其方式是将该精简指令的指令位元复制到该第一指令集格式之核发位置(issue slot)的对应部份,并且将用来标示未使用这些核发位置(issueslot)的位元値填入其他的核发位置(issue slot)(图3)。9.如申请专利范围第1项之方法,其特征为,采用该精简指令集的方式为,将一作业结果写回至同一暂存器位置,以从该暂存器位置撷取其中一个运算元。10.如申请专利范围第1项之方法,其特征为,采用该精简指令集的方式为,共使用一单一暂存器档案(RF)的一暂存器子集(RF11)。11.如申请专利范围第1项之方法,其特征为,该精简指令集包含短即时格式(short immediate format),以及没有或只有数量有限的保护作业(图3:精简指令格式)。12.一种于一具有架构资源执行指令之处理架构中使用之用以自一对应指令集产生一程式指令序列的编译系统,该系统包括:一输入装置,用以输入一原始程式码,其包括内含一第一种指令陈述式及一第二种指令陈述式的复数个原始码指令陈述式;以及一编译器(1),其被耦合以从该输入装置接收该原始程式码,用以选取该第一种指令陈述式及该第二种指令陈述式的至少一第一指今集及一第二指令集;用以使用该第一指令集编译该第一种指令陈述式;以及用以使用该第二指令集编译该第二种指令陈述式;其特征为,在该同一处理架构中使用所采用的该第一指令集及该第二指令集;以及该第二指令集是一种精简指令集,其被采用以只支援该第一指令集所支援的一架构资源子集。13.如申请专利范围第12项之系统,其特征为,该编译架构系在一VLIW DSP架构(图1)中使用。14.一种可载入到一电脑记忆体中的电脑程式产品,其中当在该电脑上执行该电脑程式产品时,该电脑被采用以执行如申请专利范围第1项之方法。图式简单说明:图1显示根据较佳具体实施例于双指令集DSP架构中标示资料路径的基本图式,图2显示根据较佳具体实施例之可重设目标编译器的方块图,图3显示根据较佳具体实施例将精简指令解码成VLIW格式之实例的图式,以及图4显示根据较佳具体实施例之可重设目标编译器编译方法的原理流程图。 |
