| 主权项 |
1.一种ROM资料输出电路,包括:控制装置,其连接于位址滙流排和资料滙流排,用以当CPU放弃连接于上述ROM之上述位址滙流排和上述资料滙流排的滙流排使用权时,将写入上述ROM内之资料读出,并将所读出之上述资料分割成复数个分割资料,并产生复数个位址用以指定给上述分割资料之各个输出目的地;以及复数输出埠,各别地对应于上述控制装置所产生之上述复数位址,用以接收来自上述控制装置所输出之上述分割资料并且输出至外部。2.如申请专利范围第1项所述之ROM资料输出电路,更包括:滙流排权放弃设定暂存器,用以设定CPU放弃位址滙流排和资料滙流排之滙流排使用权时所需之控制资料;其中,上述控制装置系为DMA控制器,当上述滙流排权设定暂存器内之上述控制资料被设定时,上述DMA控制器将资料从ROM中读出。3.如申请专利范围第1项所述之ROM资料输出电路,更包括:位址指标器,用以产生分别对应于复数输出埠之位址;其中,上述控制装置为DMA控制器,上述DMA控制器输出之复数分割资料,藉由上述位址指标器产生之位址,而从被指定之上述复数输出埠分别被输出。4.如申请专利范围第1项所述之ROM资料输出电路,上述控制装置系由第1控制装置、第2控制装置、以及设置于上述第1控制装置和上述第2控制装置两者间之暂存器所构成;上述控制装置,更包括:DMA控制器同步电路,用以使上述第1控制装置和上述第2控制装置之动作同步;在上述DMA控制器同步电路之控制下,上述第1控制装置和上述第2控制装置采取同步之动作,上述第1控制装置指定贮存于ROM中资料之位址,而将上述资料读出,并将所读出之上述资料输出至上述暂存器;上述第2控制装置将贮存于上述暂存器中之上述资料分割成复数个资料,并且产生复数输出埠各别之位址,而将上述复数个分割资料分别地往上述位址所指定之各个输出埠加以输出。5.如申请专利范围第1项所述之ROM资料输出电路,其中,上述控制装置为专用位址计数器,ROM系由复数个ROM所构成;上述ROM资料输出电路更包括:专用位址滙流排和专用资料滙流排,用以由上述复数个ROM分别将资料读出,并将所读出之上述资料输出至对应之输出埠;其中,上述专用位址计数器,产生指定上述复数ROM内资料之位址,透过上述专用位址滙流排而将上述位址往上述复数ROM输出,将由上述复数ROM读出之上述资料透过上述专用资料滙流排,而分别往对应之上述输出埠输出。6.如申请专利范围第1项所述之ROM资料输出电路,其中,ROM系由复数ROM构成;控制装置为CPU;上述ROM资料输出电路更包括:专用位址滙流排以及专用资料滙流排,由上述复数ROM分别将资料读出,并将所读出上述资料往对应之输出埠输出;其中,上述CPU内之程式计数器,产生指定贮存于上述复数ROM内资料之位址,上述CPU所产生之位址透过上述专用位址滙流排,而往上述复数ROM输出,由上述复数ROM所读出之上述资料透过上述专用资料滙流排,而往分别对应之上述输出埠输出。7.如申请专利范围第5项所述之ROM资料输出电路,其中,上述专用位址计数器同时产生复数位址,用以指定分别贮存于复数ROM内之资料,而且同时将上述资料由上述复数ROM中读出,透过上述专用资料滙流排,同时输出至分别对应之复数输出埠。8.如申请专利范围第1项所述之ROM资料输出电路,其中,上述控制装置系为指定ROM位址之位址内插指标;上述位址内插指标,当指示上述ROM内存有资料之位址输入时,基于所输入之上述位址,顺序产生指示上述ROM内其他资料之位址,而将对应于所产生上述复数位址贮存于ROM内之资料,往复数输出埠加以输出。9.一种ROM资料输出电路,包括:暂存器1,用以贮存藉由指定位址而从ROM内读出之资料;暂存器2,用以贮存利用前次读出动作而读出之资料;以及,算数逻辑单元,用以比较贮存于上述暂存器1和上述暂存器2内之上述资料,而产生上述资料之检查和(check sum)。10.如申请专利范围第9项所述之ROM资料输出电路,包括:指令作为微处理码,依据上述指令之一而对暂存器1.暂存器2.及算数逻辑单元进行存取,并且利用上述算数逻辑单元产生贮存于上述暂存器1和暂存器2内资料之检查和。图式简单说明:第1图系显示依据本发明第1实施例之ROM资料确认用电路之方块图。第2图系显示依据本发明第2实施例之ROM资料确认用电路之方块图。第3图系显示依据本发明第3实施例之ROM资料确认用电路之方块图。第4图系显示依据本发明第4实施例之ROM资料确认用电路之方块图。第5图系显示依据本发明第5实施例之ROM资料确认用电路之方块图。第6图系显示依据本发明第6实施例之ROM资料确认用电路之方块图。第7图系显示依据本发明第7实施例之ROM资料确认用电路之方块图。第8图系显示依据本发明第8实施例之ROM资料确认用电路之方块图。第9图系显示习知ROM资料确认用电路之方块图。第10图系显示习知ROM资料确认用电路动作之流程图。 |
