| 主权项 |
1.一种积体电路装置,包括:一基板;一耦合至一第一积体电路接脚的第一节点;一耦合至一第二积体电路接脚的第二节点;一耦合至该第一节点的第一静电放电(electro-static,ESD)保护装置;以及一耦合至该第二节点的第二静电放电保护装置;其中每一静电放电保护装置包括一半导体电晶体结构,其具有一汲极区域、一源极区域以及一通道形成于该汲极与该源极之间;而且该第一静电放电保护装置之该汲极区域包括至少一个岛屿,而且该第二静电放电保护装置之该汲极区域不包括任何岛屿。2.如申请专利范围第1项之装置,其中该至少一个岛屿系由隔离架构所形成。3.如申请专利范围第1项之装置,其中该至少一个岛屿具有一个结构,其至少部分地与一主动源极/汲极区域重叠。4.如申请专利范围第1项之装置,其中该至少一个岛屿具有一个结构,其至少部分地由一主动区域内之一高掺杂区域所包围。5.如申请专利范围第1项之装置,其中该至少一个岛屿包括一掺杂区域,其具有不同于一相邻之不具有岛屿的区域之掺杂分布。6.如申请专利范围第1项之装置,其中该至少一个岛屿包括一导通区域,其具有不同于一相邻之不具有岛屿的区域之电阻率(resistivity)。7.如申请专利范围第1项之装置,其中一介电质部分系形成于该通道上。8.如申请专利范围第1项之装置,其中一多晶矽闸极系形成于该介电质部分之上方。9.如申请专利范围第1项之装置,其中该第一积体电路接脚被耦合至一电源滙流排接脚,而且该第二积体电路接脚系为一输入接脚。10.如申请专利范围第1项之装置,其中该第一积体电路接脚被耦合至一电源滙流排接脚,而且该第二积体电路接脚系为一输出接脚。11.如申请专利范围第1项之装置,其中该第一积体电路接脚被耦合至一电源滙流排接脚,而且该第二积体电路接脚系为一非电源滙流排接脚。12.如申请专利范围第1项之装置,其中该第一积体电路接脚系为一输入接脚,而且该第二积体电路接脚系为一输出接脚。13.如申请专利范围第1项之装置,其中该第一积体电路接脚与该积体电路接脚系为相同的接脚,其中透过一电阻而被耦合至一内部电路与该第二节点的该第一节点被耦合至一第一静电放电保护装置,其系为一输出电晶体。14.如申请专利范围第13项之装置,更包括一第二静电放电保护装置,其系与该第一静电放电保护装置相邻。15.如申请专利范围第1项之装置,其中该装置包括一主动区域,而且该第一与该第二静电放电保护装置均被配置于相同的主动区域中。16.一种积体电路装置,其具有一基板与一具有组合式电晶体之静电放电(ESD)保护装置,包括:复数个汲极区域,形成于该基板中,该复数个汲极区域包括一第一组汲极区域与一第二组汲极区域;其中该第一组汲极区域之每一者包括至少一岛屿,而且该第二组汲极区域之每一者则不具有任何岛屿;以及其中该组合式电晶体被耦合于一第一节点与一第二节点之间,其中该第一组与该第二组汲极区域被耦合至该第一节点。17.如申请专利范围第16项之装置,其中该电晶体包括一主动区域,其具有一第一端与一第二端,其中该第一组汲极区域被设置相邻于该主动区域之该第一端与该第二端。18.如申请专利范围第16项之装置,其中该电晶体包括一主动区域,其具有一中心部分,其中该第一组汲极区域被设置于该中心部分内。19.如申请专利范围第16项之装置,更包括一保护环于该基板中,其包围该第一与该第二组汲极区域。20.如申请专利范围第16项之装置,更包括一第一主动区域与一第二主动区域,其中该第一组汲极区域被设置于该第一主动区域内,而且该第二组汲极区域被设置于该第二主动区域内。21.一种积体电路装置,其具有一组合式双极性电晶体,包括:复数个射极区域,包括一第一组射极区域与一第二组射极区域;其中该第一组射极区域之每一者包括至少一岛屿,而且该第二组射极区域之每一者则不具有任何岛屿;以及其中该组合式双极性电晶体被耦合于一第一节点与一第二节点之间,其中该第一组与该第二组射极区域被耦合至该第一节点。22.一种积体电路装置,包括:一基板;一静电放电(ESD)保护装置,其具有一电晶体,包括:一第一扩散区域,其被形成于该基板中;一第二扩散区域,其被形成于该基板中;一通道,其被形成于该第一与该第二源极/汲极扩散区域之间;一第一群岛屿,其被提供于该第一扩散区域中;一第二群岛屿,其被提供于该第二扩散区域中;其中该第一群岛屿具有相同于该第二群岛屿之岛屿数目。23.如申请专利范围第22项之装置,其中该第一群岛屿具有一列岛屿,而且该第二群岛屿具有一列岛屿。24.如申请专利范围第22项之装置,其中该第一群岛屿具有两列岛屿,而且该第二群岛屿具有两列岛屿。25.如申请专利范围第22项之装置,其中该第一群与该第二群岛屿之每一者藉由一间隙而与一相邻岛屿分离,其中该第一群与第二群岛屿被设置于一种方式,其定义一第一组间隙于该第一扩散区域内之该岛屿中,以及一第二组间隙于该第二扩散区域内之该岛屿中,其中该第一组间隙被对准至该第二组间隙。26.如申请专利范围第25项之装置,其中该第一组与该第二组对准之间隙定义一直接路径以让电流从该第一区域流至该第二区域。27.如申请专利范围第22项之装置,其中该第一群岛屿系与该第二群岛屿对秤。28.如申请专利范围第22项之装置,其中该第一群与该第二群岛屿之每一者藉由一间隙而与一相邻岛屿分离,其中该第一群与第二群岛屿被设置于一种方式,其定义一一组间隙于该第一扩散区域内之该岛屿中以及一组岛屿于该第二扩散区域中,其中该组间隙之间隙被对准至该第二扩散区域中之该组岛屿的岛屿。29.如申请专利范围第22项之装置,其中该第一与该第二区域被设置而具有复数列个岛屿,其中该第一与该第二区域内之每一列的岛屿被对准至一相邻别的岛屿。30.如申请专利范围第22项之装置,其中该第一群与该第二群岛屿之每一者被设置而具有复数列个岛屿,其中该第一群岛屿内之岛屿的列数系相同于该第二群岛屿内之岛屿的列数。31.一种积体电路装置,包括:一基板;一静电放电(ESD)保护装置,其具有一电晶体,包括:一第一扩散区域,其被形成于该基板中;一第二扩散区域,其被形成于该基板中;一通道,其被形成于该第一与该第二源极/汲极扩散区域之间;一第一群岛屿,其被提供于该第一扩散区域中;一第二群岛屿,其被提供于该第二扩散区域中;其中该第一群与该第二群岛屿之每一者具有至少两列岛屿。32.如申请专利范围第31项之装置,其中该第一群岛屿具有相同于该第二群岛屿之岛屿列数。33.如申请专利范围第31项之装置,其中该第一群岛屿具有两列岛屿,而且该第二群岛屿具有两列岛屿。34.如申请专利范围第31项之装置,其中该第一群与该第二群岛屿之每一者藉由一间隙而与一相邻岛屿分离,其中该第一群与第二群岛屿被设置于一种方式,其定义一第一组间隙于该第一扩散区域内之该岛屿中,以及一第二组间隙于该第二扩散区域内之该岛屿中,其中该第一组间隙被对准至该第二组间隙。35.如申请专利范围第34项之装置,其中该第一组与该第二组对准之间隙定义一直接路径以让电流从该第一区域流至该第二区域。36.如申请专利范围第31项之装置,其中该第一群岛屿系与该第二群岛屿对秤。37.如申请专利范围第31项之装置,其中该第一群与该第二群岛屿之每一者藉由一间隙而与一相邻岛屿分离,其中该第一群与第二群岛屿被设置于一种方式,其定义一一组间隙于该第一扩散区域内之该岛屿中以及一组岛屿于该第二扩散区域中,其中该组间隙之间隙被对准至该第二扩散区域中之该组岛屿的岛屿。38.如申请专利范围第31项之装置,其中该第一与该第二区域内之每一列的岛屿被对准至一相邻列的岛屿。39.如申请专利范围第31项之装置,其中该第一群岛屿内之岛屿的列数系相同于该第二群岛屿内之岛屿的列数。图式简单说明:图1系为一习用静电放电保护电路之示意上视图;图2与图3系为图1之静电放电保护电路的等效电路;图4系为根据本发明之一具体实施例的静电放电保护电路之示意上视图;图5系为根据本发明之另一具体实施例的静电放电保护电路之示意上视图;图6系为根据本发明之又一具体实施例的静电放电保护电路之示意上视图;图7系为根据本发明之再一具体实施例的静电放电保护电路之示意上视图;图8系为根据本发明之再一具体实施例的静电放电保护电路之示意上视图,其被设置于一多电源之积体电路中;图9系为图8中之一静电放电保护装置N5之示意上视图;图10A系为沿着图9中之电路的线A-A'所绘示之横截面图;图10B系为沿着图9中之电路的线B-B'所绘示之横截面图;图11A与11B系为根据本发明之更进一步的具体实施例的静电放电保护电路之示意上视图;图12A系为沿着图11A中之电路的线C-C'所绘示之横截面图;图12B系为沿着图11B中之电路的线D-D'所绘示之横截面图;图13系为根据本发明之更进一步之一具体实施例的静电放电保护电路之示意上视图;图14A系为沿着图12A中之电路的线E-E'所绘示之横截面图;图14B系为沿着图12B中之电路的线F-F'所绘示之横截面图;图15系为根据本发明之一再进一步之一具体实施例的静电放电保护电路之示意上视图;图16至图18系为图15之静电放电保护电路的特定元件之不同非限制实施例的布局图式图19绘示图15之电路的修改图;以及图20绘示图15与图16之电路的修改图。 |
