| 主权项 |
1.一种半导体装置,系排列复数个相当于1位元的输出区域而构成所希望之输出位元群之单晶片化的驱动器驱动用半导体装置,其特征为:复数之输出位元群为配置于晶片内之周边部。2.一种半导体装置,系排列复数个相当于1位元的输出区域而构成所希望之输出位元群之单晶片化的驱动器驱动用半导体装置,其特征为:复数之输出位元群为配置于晶片内之周边部,连接于配置在该周边部的各输出位元的配线系配设成配合于晶片形状而环绕者。3.一种半导体装置,系构成将排列复数个相当于1位元的输出区域而构成所希望之输出位元群的驱动器及记忆体部等单晶片化而成的显示器驱动用驱动器者,其特征为:上述驱动器以按照每一所希望的输出位元群而分组之状态配置于晶片内之周边部,连接于配置在该周边部的各输出位元群内之各输出位元的配线,系配设成配合于晶片形状而环绕者。4.一种半导体装置,系构成将排列复数个相当于1位元的输出区域而构成所希望之输出位元群的阳极驱动器及阴极驱动器和记忆体部等单晶片化而成的显示器驱动用驱动器者,其特征为:上述阳极驱动器或阴极驱动器以按照每一所希望的输出位元群而分组之状态将各输出位元群配置在晶片内之周边部,连接于配置在该周边部的各输出位元的配线,系配设成配合于晶片形状而环绕者。5.如申请专利范围第2项至第4项中任一项之半导体装置,其中,上述配线为电源线及信号线。6.如申请专利范围第3项或第4项之半导体装置,其中上述各输出位元群以围绕上述记忆体部之方式配置于该周边部。7.一种半导体装置之图案布置方法,系排列复数个相当于1位元的输出区域而构成所希望的输出位元群之单晶片化的驱动器驱动用半导体装置之图案布置方法,其特征为:将复数之输出位元群配置于晶片内之周边部。8.一种半导体装置之图案布置方法,系排列复数个相当于1位元的输出区域而构成所希望的输出位元群之单晶片化的驱动器驱动用半导体装置之图案布置方法,其特征为:将复数之输出位元群配置于晶片内之周边部,并将连接于配置在该周边部的各输出位元之配线配设成配合晶片形状而环绕。9.一种半导体装置之图案布置方法,系构成将排列复数个相当于1位元的输出区域而构成所希望的输出位元群之驱动器及记忆体等单晶片化而成的显示器驱动用驱动器之半导体装置的图案布置方法,其特征为:将上述驱动器以按照每一所希望的输出位元群而分组之状态配置于晶片内之周边部,并将连接于配置在该周边部的各输出位元群内之各输出位元的配线,配设成配合晶片形状而环绕。10.一种半导体装置之图案布置方法,系构成将排列复数个相当于1位元的输出区域而构成所希望的输出位元群之阳极驱动器及阴极驱动器和记忆体部等单晶片化而成的显示器驱动用驱动器之半导体装置的图案布置方法,其特征为:将上述阳极驱动器或者阴极驱动器以按照每一所希望之输出位元群而分组之状态,将各输出位元群配置于晶片内之周边部,并将连接于配置在该周边部的各输出位元的配线配设成配合于晶片形状而环绕。11.如申请专利范围第8项至第10项中任一项之半导体装置之图案布置方法,其中,上述配线为电源线及信号线。12.如申请专利范围第9项或第10项之半导体装置之图案布置方法,其中,上述各输出位元群系以围绕上述记忆体部之方式配置于该周边部。图式简单说明:第1图(a)及(b)系表示本发明之一实施形态之半导体装置之制造方法之剖面图。第2图(a)及(b)系表示本发明之一实施形态之半导体装置之制造方法之剖面图。第3图(a)及(b)系表示本发明之一实施形态之半导体装置之制造方法之剖面图。第4图(a)及(b)系表示本发明之一实施形态之半导体装置之制造方法之剖面图。第5图(a)及(b)系表示本发明之一实施形态之半导体装置之制造方法之剖面图。第6图(a)及(b)系表示本发明之一实施形态之半导体装置之制造方法之剖面图。第7图(a)及(b)系表示本发明之一实施形态之半导体装置之制造方法之剖面图。第8图(a)及(b)系表示本发明之一实施形态之半导体装置之制造方法之剖面图。第9图(a)及(b)系表示本发明之一实施形态之半导体装置之制造方法之剖面图。第10图(a)及(b)系表示本发明之一实施形态之半导体装置之制造方法之剖面图。第11图系表示本发明之一实施形态之半导体装置之图案布置之俯视图。第12图系表示本发明之一实施形态之半导体装置之图案布置之俯视图。第13图(a)至(d)系表示本发明之其他实施形态之半导体装置之图案布置之俯视图。第14图(a)至(d)系表示习知之半导体装置之图案布置之俯视图。 |
