用来藉低速测试器以恢复写入之可变自动计时架构

摘要

本发明的目的在提供一种使用低速测试器来测试DRAM单元的新方法，用来在使用一低速测试器以进行DRAM元件测试时，提供一种可调式自动计时架构以恢复写入。自动计时控制之CSL与WL脉波系在不同的运作条件下以此方式仿效DRAM的运作。本发明之可调式自动计时架构可依DRAM单元现场之需要用来遮蔽恢复写入(twr)，而一低速测试器可用来发挥遮蔽之功能。