CMOS影像感测元件的布局

摘要

本发明系利用周边电路金属层定义的同时，也对画素区域的主动区同时定义一金属屏蔽而避免了画素被照光的同时，主动区域上的电晶体也被照光而与电晶体模拟是在非照光条件不符，致与光二极体特性不匹配，而产生失真；除此之外并能改善蚀刻不平均的负载效应。因此也改善知技艺之处于周围金属层会过度蚀刻、宽度较细的金属线极易被蚀刻殆尽与制程窗口变窄等缺陷问题之解决；进一步说，主动区同时定义一金属屏蔽几乎不需增加额外成本，即能达成提升了元件之操作性能与效果。

主权项

1.一种CMOS影像感测元件的布局,该布局至少包含:一光二极体区域,形成于p型半导体基板上;一主动区域,形成于该半导体基板上并以隔离区与该光二极体区隔离,该主动区域包含复数个电晶体以驱动该光二极体;及一屏蔽,形成于该主动区域上方,并遮盖该主动区域以避免受光,该屏蔽并连接至一预定电压或接地。2.如申请专利范围第1项之布局,其中上述之光二极体区域系以p型半导体基板做为正极,p型半导体基板内之N型井做为负极。3.如申请专利范围第1项之布局,其中上述之光二极体区域系以N型井做为负极,该N型井内之p型扩散区做为正极。4.如申请专利范围第1项之布局,其中上述之遮罩材质为金属。5.如申请专利范围第1项之布局,其中上述之屏蔽连接至一预定电压或接地系用以避免电荷之累积。6.一种CMOS影像感测元件的布局,该布局至少包含:一光二极体区域,形成于p型半导体基板上;一主动区域,形成于该半导体基板上并以隔离区与该光二极体区隔离,该主动区域包含复数个电晶体以驱动该光二极体;其特征在于:于制作周边电路金属化制程中,同时形成一金属屏蔽覆盖于该主动区域上方,该金属屏蔽系接地或连接至一特定电压。图式简单说明:图一为习知技艺的CMOS影像感测元件电路相关设计。图二为CMOS影像感测元件在进行操作时之相关波形图。图三为习知技艺之CMOS影像感测元件的像素布局俯视图。图四为CMOS影像感测元件的俯视图。图五、图六为本发明之CMOS影像感测元件的像素布局俯视图。图七为图六CMOS影像感测元件的布局于aa'线段上之截面图。图八为图六CMOS影像感测元件的布局于bb'线段上之截面图。