| 主权项 |
1.一种罩幕式唯读记忆体之结构,包括:一基底;一埋入式位元线,配置在该基底中;一图案化之堆叠层,配置在部分该基底之表面上,其中该堆叠层系由一第一介电层、一终止层以及一第二介电层所构成;一闸氧化层,配置在部分该基底之表面上;以及一字元线,横跨于该埋入式位元线之上方,而构成数个编码记忆胞,其中该些编码记忆胞中,具有该堆叠层者具有一第一资料状态,而具有该闸氧化层者具有一第二资料状态。2.如申请专利范围第1项所述之罩幕式唯读记忆体之结构,其中该堆叠层系由一第一氧化矽层、一氮氧化矽层以及一第二氧化矽层所构成。3.如申请专利范围第1项所述之罩幕式唯读记忆体之结构,其中该堆叠层系由一第一氧化矽层、一氮化矽层以及一第二氧化矽层所构成。4.如申请专利范围第1项所述之罩幕式唯读记忆体之结构,其中该第一介电层之厚度系为200埃至800埃。5.如申请专利范围第1项所述之罩幕式唯读记忆体之结构,其中该终止层之厚度系为20埃至80埃。6.如申请专利范围第1项所述之罩幕式唯读记忆体之结构,其中该第二介电层之厚度系为200埃至800埃。7.一种罩幕式唯读记忆体之制造方法,包括:在一基底上形成由一第一介电层、一终止层以及一第二介电层所构成之一堆叠层;在未被该堆叠层覆盖之该基底中形成一埋入式位元线;在该基底上形成一第一光阻层,其中该第一光阻层上具有一第一线/间距图案;移除未被该第一光阻层所覆盖之该第二介电层与该终止层,暴露出该第一介电层;移除该第一光阻层;在该基底上方形成一第二光阻层,其中该第二光阻层上具有一第二线/间距图案,且该第二线/间距图案所延伸之方向系与该第一线/间距图案所延伸之方向不同;以该第二光阻层与该终止层为一蚀刻罩幕移除部分该第二介电层与该第一介电层,而暴露出该基底与该终止层;在暴露的该基底之表面形成一闸氧化层;以及以垂直于该埋入式位元线之方向在该基底上形成一字元线,而构成复数个编码记忆胞,其中该些编码记忆胞中,具有该堆叠层者系为一第一逻辑状态,而具有该闸氧化层者系为一第二逻辑状态。8.如申请专利范围第7项所述之罩幕式唯读记忆体之制造方法,其中该第一线/间距图案所延伸之方向系与该第二线/间距图案所延伸之方向垂直。9.如申请专利范围第7项所述之罩幕式唯读记忆体之制造方法,其中该第一光阻层上之该第一线/间距图案系为与该埋入式位元线垂直之复数个沟渠图案。10.如申请专利范围第7项所述之罩幕式唯读记忆体之制造方法,其中该该第二光阻层上之该第二线/间距图案系为与该埋入式位元线平行之复数个沟渠图案。11.如申请专利范围第7项所述之罩幕式唯读记忆体之制造方法,其中该第一介电层与该第二介电层之材质包括氧化矽。12.如申请专利范围第7项所述之罩幕式唯读记忆体之制造方法,其中该终止层之材质系选自氮化矽与氮氧化矽其中之一。13.如申请专利范围第7项所述之罩幕式唯读记忆体之制造方法,其中该第一介电层之厚度系为200埃至800埃。14.如申请专利范围第7项所述之罩幕式唯读记忆体之制造方法,其中该终止层之厚度系为20埃至80埃。15.如申请专利范围第7项所述之罩幕式唯读记忆体之制造方法,其中该第二介电层之厚度系为200埃至800埃。16.如申请专利范围第7项所述之罩幕式唯读记忆体之制造方法,其中形成该埋入式位元线之方法包括以该堆叠层为一植入罩幕进行一离子植入步骤,以在未被该堆叠层所覆盖之该基底中形成该埋入式位元线。图式简单说明:第1A图至第1F图是依照本发明一较佳实施例之罩幕式唯读记忆体之制造流程剖面示意图;以及第2图是依照本发明一较佳实施例之罩幕式唯读记忆体元件之剖面示意图。 |
