具多个可组配执行单元之高效能混成处理器

摘要

提供一种建立混成处理器之新颖概略方法，经由允许更强而有力且密切耦合之指令集延伸以可重新组配之逻辑实作，因而于应用上达成更高效能。新颖指令集组态可藉自动及半自动方法发现与设计。改良之可重新组配执行单元支援深度管线化增加额外暂存器及暂存器档案，混合指令与多种来源及目的地暂存器，且加宽资料路径。新颖介面方法允许混成处理器与其它逻辑间之较低延迟且较高频宽的连结。