| 主权项 |
1.一种用于ESD保护之具有复数个指状物的金属氧化物半导体装置(100),其中该等复数个指状物(151.153)之每一指状物包含:一P型井(104);复数个N+型汲极区域(122),其是散置在该P型井,该N+型汲极区域系耦合到一高电位;复数个N+源极区域(124),其系散置在该P型井,且实质是与该等复数个散置N+型汲极区域平行,该等N+型源极区域系耦合接地(15);一闸极区域(116),其系配置在该等复数个散置N+型汲极区域与复数个散置N+型源极区域与在该P型井区域之间;及一第一复数个P+型局部基材带区域(120D),其系在其间散置,且从该等复数个散置N+型汲极区域电隔离;一第二复数个P+型局部基材带区域(120S),其系在其间散置,且从该等复数个散置N+型源极区域电隔离,其中至少两指状物的第一及第二复数个P+型基材带区域的该等P+型局部基材带区域之至少一是电气连接;及耦合到任一元件的每个指状物之闸极区域包含一预驱动器电路(600.601)、接地(15)、与该等第一及第二复数个P+局部基材带区域。2.如申请专利范围第1项之金属氧化物半导体装置,其中该等第一及第二复数个P+型基材带系接地,该等第一及第二复数个基材带与该等复数个散置N+型汲极区域系形成一相对复数个二极体(125)。3.如申请专利范围第1项之金属氧化物半导体装置,其中该金属氧化物半导体装置的该等复数个指状物包含主动指状物(153)与虚拟ESD指状物(151)之至少一组。4.如申请专利范围第3项之金属氧化物半导体装置,其中该等主动指状物的该等闸极系耦合到该预驱动器。5.如申请专利范围第4项之金属氧化物半导体装置,其中在放电(ESD)事件期间,该等主动与虚拟ESD指状物的该至少一组的第一及第二复数个P+型基材带的该至少一组系电气耦合到该垫。6.一种具有保护电路的半导体积体电路(IC)之ESD保护电路(150),其包含:一多个指状物NMOS电晶体(100),每个指状物具有一汲极与源极,且分别耦合在积体电路的一输入/输出垫(20)与接地(15)之间,且每个指状物的一闸极是用于该指状物的偏压;一ESD侦测器(310),其具有一PMOS电晶体(311),该PMOS电晶体包含:一源极,其系耦合到积体电路的该输入/输出垫;及一闸极,其系耦合到积体电路的一第一供应电压(90);一寄生电容(900),其系在积体电路的电源供应线与接地之间形成;及一转移电路(320),其具有一第一二极体(321),其中阴极与阳极系分别耦合到该PMOS电晶体的汲极与该NMOS电晶体的每个指状物的闸极。7.如申请专利范围第6项的ESD保护电路,其中该多个指状物NMOS电晶体系进一步包含复数个主动指状物(153)与复数个ESD虚拟指状物(151),其中该等主动指状物的闸极系耦合到该第一二极体与一预驱动器(600)。8.如申请专利范围第7项之静电放电保护电路,其进一步包含:一第一接地电阻(801),其系耦合在该转移电路(320)与接地之间。9.如申请专利范围第8项之静电放电保护电路,其中该转移电路系进一步包含一第二二极体(322),其中该第二二极体的阴极与阳极系分别耦合到该PMOS电晶体(311)的汲极与该第一接地电阻(801),该第二二极体系进一步耦合到该ESD虚拟指状物(151)的闸极。10.如申请专利范围第9项之静电放电保护电路,其系进一步包含一第二接地电阻(800),其系耦合在该PMOS电晶体的汲极与接地之间。11.如申请专利范围第10项之静电放电保护电路,其系进一步包含:一电压限制器(330),其系耦合在该转移电路与接地之间。12.一种具有保护电路的半导体积体电路(IC)之静电放电保护电路,其包含:一多个指状物NMOS电晶体(100),每个指状物具有一汲极与源极,且分别耦合在积体电路的一输入/输出垫(20)与接地(15)之间,每个多个指状物NMOS电晶体的闸梗系耦合到积体电路的一预驱动器(600);一PMOS电晶体(311),其具有:一源极,其系耦合到积体电路的该输入/输出垫;一闸极,其系耦合到积体电路的一供应电压(90);一寄生电容(900),其系在积体电路的该电源供应线与接地之间形成;至少一局部基材带(120),其系在多个指状物NMOS电晶体附近形成,而且耦合到该PMOS电晶体的汲极。13.一种具有保护电路的半导体积体电路(IC)之静电放电保护电路(150),其包含:一共射极-共基极叠接的多个指状物NMOS电晶体(100),每个指状物具有一第一电晶体(1012)及一第二电晶体(1014),该第一电晶体(1012)的汲极与该第二电晶体(1014)的源极系分别耦合在积体电路的一输入/输出垫(20)与接地(15)之间,该第一电晶体的源极系耦合到该第二电晶体的汲极,且每个指状物的每个电晶体(1012.1014)的一闸极是用于将该指状物偏压;一静电放电侦测器(310),其具有一PMOS电晶体(311),且包含:一源极,其系耦合到积体电路的该输入/输出垫;及一N型井带(377),其系耦合到该PMOS电晶体的闸极;一寄生电容(900),其系在积体电路的该电源供应线与接地之间形成;一转移电路(320),其包含:一第一二极体(321),其具有阳极与阴极,且分别耦合到该PMOS电晶体的汲极与该NMOS电晶体(100)的每个指状物的该第二电晶体(1014)的闸极;及一第二二极体(325),其具有阳极与阴极,且分别耦合到该PMOS电晶体的闸极、与该NMOS电晶体的每个指状物的该第一电晶体(1012)的汲极;及复数个串联耦合二极体(372),其系在一电源供应线(90)与该PMOS电晶体(311)的闸极之间耦合,其中串联耦合二极体的阴极与阳极系分别指向该电源供应线(90)与该PMOS电晶体(311)的闸极。14.一种具有保护电路的半导体积体电路(IC 10)之静电放电保护电路(150),其包含:一共射极-共基极叠接的多个指状物NMOS电晶体(100),每个指状物具有一第一电晶体(1012)及一第二电晶体(1014),该第一电晶体(1012)的汲极与该第二电晶体(1014)的源极系分别耦合在积体电路的一输入/输出垫(20)与接地(15)之间,该第一电晶体的源极系耦合到该第二电晶体的汲极,且每个指状物的每个电晶体(1012.1014)的一闸极是用于将该指状物偏压;一PMOS电晶体(311),其具有:一源极,其系耦合到积体电路的该输入/输出垫;及一闸极,其系耦合到一N型井;一二极体链(372),其包含在该电源供应线(90)与该PMOS电晶体(311)的闸极之间耦合的复数个串联耦合二极体,其中该串联耦合二极体的阴极与阳极系分别指向该电源供应线(90)与该PMOS电晶体(311)的闸极;一寄生电容(900),其系在积体电路的该电源供应线与接地之间形成;及至少一局部基材带(120),其系在多个指状物NMOS电晶体的附近形成,而且耦合到该PMOS电晶体的汲极。图式简单说明:图1系描述本发明的一多个指状物开启NMOS ESD/驱动器装置的上视设计图;图2A-2C系描述分别沿着图1的a--a'、b--b'、和c--c'的NMOS ESD/驱动器装置截面设计图;图3系描述具有本发明的一多个指状物NMOS装置与ESD保护电路的一部分积体电路(IC)方块图;图4系描述图3的多个指状物NMOS装置与ESD保护电路的一第一具体实施例图,其包括NMOS装置的主动与被动指状物;图5系描述图3的多个指状物NMOS装置与ESD控制电路的一第二具体实施例图,其包括一受控制闸极电压限制器及一预驱动器控制;图6系描述图3的多个指状物NMOS装置与ESD控制电路的一第三具体实施例图,其具有一基材泵;图7系描述用于过电压容许应用的图3多个指状物NMOS装置与ESD控制电路的一第四具体实施例图;图8系描述图3多个指状物NMOS装置与ESD控制电路的一第五具体实施例图,其具有一基材泵。图9系描述用于过电压容许应用的图3的多个指状物NMOS装置与ESD控制的一第六具体实施例图;图10系描述用于过电压容许应用的图3的多个指状物NMOS装置与ESD控制的一第七具体实施例图;图11系描述耦合到图3的NMOS装置与ESD控制电路的一虚拟ESD预驱动器图;图12A至12D系描述图3的虚拟ESD驱动器、ESD驱动器与预驱动器控制的各种不同具体实施例图;及图13系描述本发明的一矽控制整流器(SCR)与PMOS侦测器图。 |
