发明名称 半导体存储装置及存储系统
摘要 本发明的实施方式提供一种能够有效率地修复不良的半导体存储装置及存储系统。实施方式的半导体存储装置具备第1及第2区块(正常BLK及A型BLK)、以及行控制电路(120、130)。行控制电路(120、130)对第1区块以第1模式进行控制,对第2区块以第2模式进行控制。第1及第2区块分别具备第1至第3字线(WLn+1、WLn-1、WLn)。行控制电路(120、130)在第1模式下选择第3字线(WLn),将第1及第2字线这两者(WLn+1、WLn-1)设为非选择。进而,在第2模式下,选择第1及第3字线这两者(WLn和WLn+1),将第2字线(WLn-1)设为非选择。
申请公布号 CN105938724A 申请公布日期 2016.09.14
申请号 CN201610101758.3 申请日期 2016.02.24
申请人 株式会社东芝 发明人 车野敏文;白川政信;原德正
分类号 G11C16/08(2006.01)I 主分类号 G11C16/08(2006.01)I
代理机构 北京律盟知识产权代理有限责任公司 11287 代理人 张世俊
主权项 一种半导体存储装置,其特征在于具备:第1及第2区块,具备能够保持数据的多个存储单元晶体管;及行控制电路,在数据的写入及读出时,对所述第1区块以第1模式进行控制,并对所述第2区块以第2模式进行控制;所述第1及第2区块分别具备第1字线及第2字线、以及位于所述第1字线与所述第2字线之间的第3字线,所述行控制电路能够独立地控制所述第1及第2区块各自中的所述第1至第3字线的电位,且在所述第1模式下,选择所述第3字线,将所述第1及第2字线这两者设为非选择,在所述第2模式下,选择所述第1及第3字线这两者,将所述第2字线设为非选择。
地址 日本东京