| 摘要 |
本发明之目的在于提供可达成MOS电晶体之闸极长度的缩短化及闸电极的低电阻化的半导体装置及其制造方法。作为解决手段，于闸电极4形成时，当植入掺杂量为6×10^15／cm^2以上的离子进行加热处理时，闸电极4之上部就会膨胀。形成于闸电极4上部之矽化物层4b，在上述MOS电晶体之通道长度方向的剖面，具有上部宽幅较低部宽幅宽的形状。相对于此，多晶矽层4a与知构造相同，在通道长度方向的剖面具有上部宽幅与低部宽幅大致相等的形状。藉此，即使在为缩短闸极长度而减小多晶矽层4a的宽幅的情况，矽化物层4b的宽幅仍可保持较该闸极长度更大，且可抑制矽化物层4b之矽化物的凝聚。 |
