| 主权项 |
1.一种于基板上制作低温复晶矽互补式金氧半导体薄膜电晶体(low temperature polysilicon complementarymetal oxide semiconductor thin film transistor, LTPS CMOS TFT)的方法,该基板表面包含有一第一区与一第二区,系分别用来形成一第一导电型式之MOS TFT与一第二导电型式之MOS TFT,该方法包含有下列步骤:于该基板之该第一区与该第二区上分别形成一图案化未掺杂(undoped)复晶矽层;于各该图案化未掺杂复晶矽层上形成一闸极绝缘(gate insulating, GI)层;于未被该闸极绝缘层所覆盖之该第一区之该图案化复晶矽层中形成二第一导电型式之掺杂区;于未被该闸极绝缘层所覆盖之该第二区之该图案化复晶矽层中形成二第二导电型式之掺杂区;于各该闸极绝缘层上形成一闸极电极(gate electrode),且于该二第一导电型式之掺杂区与该二第二导电型式之掺杂区上分别形成一源极导电层与一汲极导电层;于未被该第一区之该闸极电极、该源极导电层与该汲极导电层所覆盖之该图案化未掺杂复晶矽层中形成二第一导电型式之轻掺杂汲极(lightly dopeddrain, LDD)区;于该基板上方形成一图案化内层介电层(inter-layerdielectric, ILD),且该图案化内层介电层包含有复数个介层洞(via hole)分别形成于各该源极导电层与各该汲极导电层之上方;以及于该等接触洞中分别填入一透明导电层。2.如申请专利范围第1项之方法,其中该基板系包含有一玻璃基板或一石英(quartz)基板。3.如申请专利范围第1项之方法,其中该第一导电型式系为N型,该第二导电型式系为P型。4.如申请专利范围第3项之方法,其中该低温复晶矽互补式金氧半导体薄膜电晶体系设于一液晶显示器之一周边区中,用来当作该液晶显示器之一周边驱动元件,且该液晶显示器另包含有一像素矩阵阵列区,其包含有复数个第一导电型式之薄膜电晶体(thin film transistor, TFT)以及复数个储存电容。5.如申请专利范围第4项之方法,其中该基板表面另包含有一第三区,系用来形成该等储存电容。6.如申请专利范围第1项之方法,其中形成该二图案化未掺杂复晶矽层与该二闸极绝缘层之步骤另包含有下列步骤:于该基板上依序形成一未掺杂复晶矽层与一第一介电层;以及进行一第一微影暨蚀刻制程(photo-etching process, PEP),其包含有下列步骤:于该基板上方形成一第一光阻层;利用一递减型光罩来进行一微影制程,以于该第一区与该第二区之该第一光阻层中分别形成一第一图案化光阻层,又其中各该第一图案化光阻层包含有一中间区与二侧边区,且各该第一图案化光阻层之该二侧边区的厚度系小于该中间区的厚度;去除未被该二第一图案化光阻层所覆盖之该第一介电层;去除各该第一图案化光阻层之该二侧边区;去除未被该二第一图案化光阻层之该中间区所覆盖之该第一介电层,并同时去除部分之该未掺杂复晶矽层,以于该基板上形成该二图案化未掺杂复晶矽层与该二闸极绝缘层;以及去除该二第一图案化光阻层之该中间区。7.如申请专利范围第6项之方法,其中该基板与该未掺杂复晶矽层之间另包含有一缓冲层。8.如申请专利范围第1项之方法,其中形成该二第一导电型式之掺杂区之步骤另包含有下列步骤:于该基板上方形成一第二光阻层;进行一第二微影暨蚀刻制程,以于该第二光阻层中形成一第二图案化光阻层,覆盖于该第一区之该闸极绝缘层与该第二区上;利用该第二图案化光阻层当作一遮罩来进行一第一离子布植制程,以于未被该第二图案化光阻层所覆盖之该第一区之该图案化未掺杂复晶矽层中形成该二第一导电型式之掺杂区;以及去除该第二图案化光阻层。9.如申请专利范围第8项之方法,其中该第一离子布値制程之掺杂浓度约介于1E14至1E16 atoms/cm2之间。10.如申请专利范围第1项之方法,其中形成该二第二导电型式之掺杂区之步骤另包含有下列步骤:于该基板上方形成一第三光阻层;进行一第三微影暨蚀刻制程,以于该第三光阻层中形成一第三图案化光阻层,覆盖于部分该第二区之该闸极绝缘层与该第一区上;利用该第三图案化光阻层当作一遮罩来进行一第二离子布植制程,以于未被该第三图案化光阻层所覆盖之该第二区之该图案化未掺杂复晶矽层中形成该二第二导电型式之掺杂区;以及去除该第三图案化光阻层。11.如申请专利范围第10项之方法,其中该第二离子布値制程之掺杂浓度约介于1E14至1E16 atoms/cm2之间。12.如申请专利范围第10项之方法,其中该二第二导电型式之掺杂区系与该第二区之该闸极绝缘层部分重叠。13.如申请专利范围第1项之方法,其中该二第一导电型式之掺杂区系分别为该第一导电型式之MOS TFT之一源极区与一汲极区,且该二第二导电型式之掺杂区系分别为该第二导电型式之MOS TFT之一源极区与一汲极区。14.如申请专利范围第1项之方法,其中形成该二闸极电极、该二源极导电层与该二汲极导电层之步骤另包含有下列步骤:于该基板上方形成一第一导电层;以及进行一第四微影暨蚀刻制程,以于该二闸极绝缘层上之该第一导电层中形成该二闸极电极,并同时于该二第一导电型式之掺杂区与该二第二导电型式之掺杂区上之该第一导电层中形成该二源极导电层与该二汲极导电层。15.如申请专利范围第14项之方法,其中形成该第一导电层之金属材料系选自由铝、钨(W)及铬(Cr)所组成的群组。16.如申请专利范围第14项之方法,其中于形成该二闸极电极、该二源极导电层与该二汲极导电层时,另包含有一金属导线同时形成于该第一导电型式之MOS TFT与该第二导电型式之MOS TFT之间,用以连接该第一导电型式之MOS TFT之该闸极电极与该第二导电型式之MOSTFT之该闸极电极。17.如申请专利范围第16项之方法,其中形成该金属导线之金属材料系选自由铝、钨及铬所组成的群组。18.如申请专利范围第14项之方法,其中形成该图案化内层介电层与该等介层洞之步骤另包含有下列步骤:于该基板上方形成一内层介电层;以及进行一第五微影暨蚀刻制程,以于该二源极导电层与该二汲极导电层上方之该内层介电层中分别形成该等介层洞。19.如申请专利范围第18项之方法,其中形成该内层介电层之材料系包含有一矽氧层或一氮矽层。20.如申请专利范围第18项之方法,其中于形成该等介层洞时,另包含有一开口形成于该金属导线中。21.如申请专利范围第18项之方法,其中于该等接触洞中分别填入该透明导电层的步骤另包含有下列步骤:于该基板上方形成一透明导电层,并使得该透明导电层填入该等介层洞中;以及进行一第六微影暨蚀刻制程,以去除该二闸极电极上方之该透明导电层。22.如申请专利范围第21项之方法,其中于该等介层洞中分别填入该透明导电层时,该透明导电层亦同时填入该开口中。23.如申请专利范围第21项之方法,其中于形成该二闸极电极、该二源极导电层与该二汲极导电层时,另有复数条扫描线(scan line)以及复数条与该等扫描线相互垂直之资料线同时形成于该基板上方。24.如申请专利范围第23项之方法,其中各该扫描线系为一连续的扫描线,各该资料线系为一不连续(discontinuous)的资料线,使得该等扫描线与该等资料线不相连接,且各该资料线系利用该透明导电层相连接。25.如申请专利范围第23项之方法,其中各该资料线系为一连续的资料线,各该扫描线系为一不连续的扫描线,使得该等扫描线与该等资料线不相连接,且各该扫描线系利用该透明导电层相连接。26.如申请专利范围第23项之方法,其中形成该等扫描线与该等资料线之金属材料系选自由铝、钨及铬所组成的群组。27.如申请专利范围第1项之方法,其中各该闸极电极之宽度系小于其下方之该闸极绝缘层之宽度,各该源极导电层与各该汲极导电层之宽度系小于其下方之该掺杂区之宽度。28.如申请专利范围第1项之方法,其中形成该二轻掺杂汲极区之步骤系利用该第一区之该闸极电极、该源极导电层与该汲极导电层当作一遮罩来进行一第三离子布植制程,以于未被该第一区之该闸极电极、该源极导电层与该汲极导电层所覆盖之该图案化未掺杂复晶矽层中形成该二第一导电型式之轻掺杂汲极。29.如申请专利范围第28项之方法,其中该第三离子布値制程之布値浓度约介于1E12至1E14atoms/cm2之间。30.如申请专利范围第1项之方法,其中形成该二闸极电极、该二源极电极与该二汲极电极之步骤另包含有下列步骤:于该基板上方形成一第二导电层;进行一第七微影暨蚀刻制程,以于该二闸极绝缘层上之该第二导电层中形成该二闸极电极,且各该闸极电极之宽度系小于其下方之该闸极绝缘层之宽度;于该基板上方形成一第二介电层;进行一第八微影暨蚀刻制程,以于该二第一导电型式之掺杂区与该二第二导电型式之掺杂区上方之该第二介电层中形成复数个接触洞;于该基板上方形成一第三导电层,并使得该第三导电层填入该等接触洞中;以及进行一第九微影暨蚀刻制程,以于该第三导电层中分别形成该二源极导电层与该二汲极导电层,且各该源极导电层与各该汲极导电层之宽度系小于其下方之该掺杂区之宽度。31.如申请专利范围第30项之方法,其中形成该第二导电层与该第三导电层之金属材料系选自由有铝、钨及铬所组成的群组。图式简单说明:图一为习知制作LTPS CMOS TFT方法于玻璃基板上形成图案化未掺杂复晶矽层的方法示意图。图二为习知制作LTPS CMOS TFT方法形成NMOS TFT之源极区与汲极区的方法示意图。图三为习知制作LTPS CMOS TFT方法形成N型轻掺杂汲极区的方法示意图。图四为习知制作LTPS CMOS TFT方法形成PMOS TFT之源极区与汲极区的方法示意图。图五至图七为习知制作LTPS CMOS TFT方法形成NMOS TFT以 及PMOS TFT之源极与汲极的方法示意图图八至图九为习知制作LTPS CMOS TFT方法形成NMOS TFT与PMOS TFT的方法示意图。图十为本发明之LTPS TFT-LCD的结构示意图。图十一为本发明制作LTPS CMOS TFT方法利用一递减型光罩或一具有半透明区域之光罩形成图案化光阻层的方法示意图。图十二至图十三为利用图十一所示之图案化光阻层制作未掺杂复晶矽层、闸极绝缘层与电容介电层的方法示意图。图十四为本发明制作LTPS CMOS TFT方法形成NMOS TFT之源极区与汲极区以及电容区之电容下电极的方法示意图。图十五为本发明制作LTPS CMOS TFT方法形成PMOS TFT之源极区与汲极区的方法示意图。图十六为本发明制作LTPS CMOS TFT方法形成闸极电极、源极导电层、汲极导电层、储存电容之上导电层以及轻掺杂汲极区的方法示意图。图十七至图十八为图十六所示之NMOS TFT与PMOS TFT以及扫瞄线与资料线的结构示意图。图十九至图二十一为本发明制作LTPS CMOS TFT方法形成介层洞以及接触洞的方法示意图。图二十二至图二十四为本发明制作LTPS CMOS TFT方法形成NMOS TFT、PMOS TFT、储存电容、扫描线以及资料线的结构示意图。 |
